liushaowe1

摘要： 转载自 https://zhuanlan.zhihu.com/p/713891980 一. UVM 方法学简介 UVM（Universal Verification Methodology），又称作通用验证方法学。它起源于OVM（Open Verification Methdology），是由Cad 阅读全文

摘要： //**************************************************************************// *** file name : RGB2YUV.v// *** version : 1.0// *** Description : RGB2Y 阅读全文

摘要： 生成纹理前的准备工作 我们在上节课的时候学过buffer object的概念，说过buffer object其实就是对应GPU的一块内存，可以从CPU这边往GPU那边传输数据给buffer object赋值，每个buffer object也有自己的属性，比如GL_BUFFER_SIZE，usage等 阅读全文

摘要： 在可测性设计（DFT）技术中，scan可以说是最重要的一部分。由于对时序电路直接进行测试十分困难，而扫描测试方法通常能很好地解决这一问题。 Scan 技术最初由Kobayashi等人提出来的，它的优点是基本原理是时序电路可以模型化为一个组合电路网络。 Scan design的设计目标是能够提高可控性 阅读全文

摘要： 在电子技术飞速发展的今天，熟练使用相关工具软件是学习SoC的必经之路。但是，由于SoC是一个完整的系统，既包含处理器核、总线、外设等硬件，也包含处理器需要执行的指令，所以对于“软件编程”和“硬件编程”的概念必须要区分清楚。关于“软件编程”和“硬件编程”的概念在很多基础课程（如C语言、数字设计等课程） 阅读全文

摘要： 解释在FPGAslice指FPGA的组成单元,如xilinx的fpga的结构中,基本单元是LUT，由LUT组成SLICE，由SLICE组成CLB，具体多少个LUT组成SLICE，多少个SLICE组成CLB由不同的器件类型决定.FPGA总体结构 1、总体结构 FPGA内部最主要的、最需要关注的部件是C 阅读全文

摘要： 高速缓冲器cache的原理cpu的速度远远快于内存，因此如果cpu只是从内存中读取数据，那么会花费较多的时间在等待数据上，我们希望有一种方法解决【从内存中读数据慢】的问题，于是有了高速缓存。 对于数据的读取基于两个猜想，假设我们读取内存地址x处的数据，那么有 内存地址x处的数据在短时间内容易被再次访 阅读全文

摘要： 一、前言 二、集成电路产业链 三、常见的SoC芯片架构图 四、数字IC设计流程 五、数字IC设计具体指标 六、基于标准单元（STD CELL）的ASIC设计流程 七、Digital IC Design Flow（总结版） 八、数字IC设计全流程总览图 九、前端设计深入（RTL -> Netlist） 阅读全文

摘要： Reset深入理解 版权声明： 本文作者： 烓围玮未 微信公众号：芯片设计进阶之路 首发于知乎专栏《芯片设计进阶之路》，转发无需授权，请保留这段声明。 首先上思维导图： 如果要问“芯片中怎么复位才对？” 很多人都会回答“异步复位同步释放”。 但是为什么要用异步复位同步释放，是不是所有的芯片都必须采用 阅读全文

摘要： 数据突发长度(burst length)在讲解如何去计算FIFO深度之前，我们来理解一个术语burst length。要理解数据的突发长度，首先我们来考虑一种场景，假如模块A不间断的往FIFO中写数据，模块B同样不间断的从FIFO中读数据，不同的是模块A写数据的时钟频率要大于模块B读数据的时钟频率， 阅读全文