园游会丶

摘要： 错误原因：例化的模块中的变量前面没有加. 阅读全文

摘要： 1.verilog代码中input类型的变量是wire类型，不能定义为reg类型 2.always块中 “<=” 的左边的变量需要定义为reg类型，右边是不需要的。比如： input [11:0] Fword; reg [31:0] Fre_Acc ; always@(posedge clk or 阅读全文