屋檐下的龙卷风

摘要： 今天在测试硬件通信模块时候发现一个奇怪的问题，发送数据和接收数据进行比较复制时候频繁数据错误。 测试流程如下：发送一个字节和接收一个字节，进行比较，当返回数据和发送数据不相等的时候，错误计数器累加。 阅读全文

摘要： 在NIOS II构建双核处理器时，一般都需要双核之间互相控制，假如存在这样一种应用：系统中存在两个CPU一个叫CPU_master，另一个叫CPU_slave，CPU_mater需要控制CPU_slave程序运行，在上电时候必须只有CPU_mater，CPU_slave需要处于复位状态，为了实现这种机制，就必须引CPU_slave复位管脚，然后用于控制，但是默认双核系统的两个CPU的复位管脚是连接到一起。因此需要在软件里面进行设置，引出CPU_slave的复位管脚。 阅读全文

摘要： FPGA（Field－Programmable Gate Array），即现场可编程门阵列，这是我们在很多地方都看见的解释FPGA的名词，但是到底是现场可编程门阵列呢？何时能用到现场可编程呢？今天我们看看怎么实现FPGA的现场可编程。 阅读全文

摘要： FPGA下载文件在实为装载数据到内部配置RAM中，然后初始化FPGA整个电路连线以及设置片内LUT的初始值，一个系统无论大小都会初始化整片FPGA，所以在同一款芯片中无论什么设计，下载文件大小都为固定值如下图所示，和MCU不一样，MCU会随着程序大小不一样产生二进制下载文件大小不一，两种下载含义也不一样，FPGA为配置电路版图，MCU为配置Flash。 阅读全文

摘要： FPGA配置电路在cyclone II和cyclone III上时一样的，但是VCCA不一样，如下图所示：... 阅读全文

摘要： “滴答、滴答、滴答。。。。”看看时间又过12点了，怎么时间老是这么快呢？本来今晚准备早点睡了，但是在浏览网页论坛的偶然间看到了特权同学的一篇文章《FPGA工程师：持守梦想or屈于现实》，突然感觉笔又停不下来，总想写点东西来记录我此时的想法，同时对从事FPGA开发行业的工程师的一些前途的思考。看来又得晚睡了。 阅读全文

摘要： 在FPGA设计中可能涉及到集成系统的设计，Altera为这种设计提供了方便的SOPC集成系统，现在又推出了更为先进的Qsys系统，当这种转变提出后，也去尝试使用过Qsys系统，并未发现优势在哪里，无非是界面改变了，一些系统总线需要自己连接了，都是换汤不换药，但是最近看到一则文章才真实了解到Qsys系统相对SOPC系统的优越性。 阅读全文

摘要： 在FPGA设计中经常使用到逻辑复制，逻辑复制也用在很多场合。 1． 信号驱动级数非常大，扇出很大，需要增加驱动力 　　逻辑复制最常使用的场合时调整信号的扇出。如果某个信号需要驱动后级很多单元，此时该信号的扇出非常大，那么为了增加这个信号的驱动能力，一种办法就是插入多级Buffer，但是这样虽然能增加驱动能力，但是也增加了这个信号的路径延时。 阅读全文

摘要： 这个实验可以充分学习FPGA 以及SOPC的利用，做成一个具有很复杂程度的作品。学习到很多平时不能接触的知识。 这个实验要用到的硬件有： SD卡一张、DE2开发板、320*240的TFT液晶：SSD1289、一个无源喇叭 阅读全文

摘要： 这是TAB键这是什么来个可爱一点的小狗 阅读全文

摘要： 机器人玩魔方的最高境界 阅读全文

摘要： 在高速系统中FPGA时序约束不止包括内部时钟约束，还应包括完整的IO时序约束和时序例外约束才能实现PCB板级的时序收敛。本文详细分析了FPGA做IO口时序分析时候的各种参数设置以及计算。 阅读全文

摘要： 细细一算，从毕业开始就开始接触微软的wince，到现在整整三年半了。经历了wince的巅峰红火，也经历了如今的wince垂死挣扎。从去年年初开始，我已经很矛盾，关于是否要坚持wince这条路的思考，我的确摇摆不定，开始觉得自己不在消费电子领域，不需要向android低头，wince在特殊行业还是混得开的。 阅读全文

摘要： 这是实际中成功使用的一种高效电源管理方案，超级省电 阅读全文

摘要： 新的一年来了，希望一年好运 阅读全文

摘要： 介绍了FPGA静态时序分析模型以及查阅分析报告优化设计 阅读全文

摘要： 这篇文档主要介绍了亚稳态的原理以及分析办法 阅读全文

摘要： 换了好多个博客，终于找到一个自己很喜欢的地方了，这个地方漂亮的环境，简洁的画面，让我一下就喜欢上这里了，以后就在这里扎根了，大家一起学习分享一些平时的生活感悟、技术经验等等，期待和你们交流！一起进步！ 阅读全文