yooooooo

摘要： TYPE-C PD浅谈（四） 当对接识别完成后，Provider会先在VBUS上提供5V，接着会在CC脚位上送出Source Capability（SRC_CAP），格式如下: 内容定义了供电的各种选项，如共有几组电源可选，相对应的电压电流等。 当Consumer接收到SRC_CAP封包后，会针对电 阅读全文

摘要： 概述 在 摩尔定律 的推动下，集成电路工艺取得了高速发展，单位面积上的晶体管数量不断增加。片上系统（System-on-Chip，SoC）具有集成度高、功耗低、成本低等优势，已经成为大规模集成电路系统设计的主流方向，解决了通信、图像、计算、消费电子等领域的众多挑战性的难题。随着片上系统SoC的应用需 阅读全文

摘要： 一、DDR基础知识 1. 几个频率 (1) 核心频率：真实运行频率。 (2) 倍增系数：DDR通过数据预取技术放大速率，每代ddr倍率是固定的，ddr=2, ddr2=4, ddr3=8, ddr4=8, ddr5=16 (3) 有效频率；厂商标注的频率，可以理解为数据传输速率。厂商也想逐步淡化其它 阅读全文

摘要： DisplayPort的备用模式重新配置TYPE-C连接器上的某些引脚以支持其他协议.例如DisplayPort备用模式的USB-C型连接器引脚分配。 VESA规范中列出了不同的解决方案，这些解决方案通过特定的连接器插脚和电线支持USB Type-C上的DP。 24引脚的USB Type-C连接器可 阅读全文

摘要： 背景 Read the fucking source code! --By 鲁迅 A picture is worth a thousand words. --By 高尔基 说明： Kernel版本：4.14 ARM64处理器 使用工具：Source Insight 3.5， Visio 1. 介绍 阅读全文

摘要： CFS任务的负载均衡（概述） 我们描述负载均衡的系列文章一共三篇，第一篇是框架部分，即本文，主要描述了负载均衡相关的原理、场景和框架。后面的两篇是对均衡代码的情景分析，通过对tick balance、new idle balance和task placement等几个典型的负载均衡来呈现其实现细节， 阅读全文

摘要： CPU拓扑结构简介 SMT Level 超线程处理器的一个核心 MC Level 多核CPU的一个核心 DIE Level 一个物理CPU的晶片（注意不是package，package是封装好了的，肉眼看到的CPU处理器）(覆盖系统所有的CPU（CPU0~CPUN）) cpu最小级别的就是超线程处理 阅读全文

摘要： 当一个进程在不同的CPU核心之间迁移时，性能可能受到影响的原因主要包括以下几点： 缓存失效：CPU的缓存（L1、L2缓存）通常是核心私有的，即每个CPU核心有自己的缓存。当一个进程从一个核心迁移到另一个核心时，原来在第一个核心缓存中的数据无法直接在第二个核心中使用。这会导致缓存失效（cache mi 阅读全文

摘要： Linux系统中，对文件系统上文件的读写一般是通过页缓存（page cache）进行的（DirectIO除外），这样设计的可以延时磁盘IO的操作，从而可以减少磁盘读写的次数，提升IO性能。但是性能和可靠性在一定程度上往往是矛盾的，虽然内核中设计有一个工作队列执行赃页回写同磁盘文件进行同步，但是在一些 阅读全文

摘要： USB Hub通过少量的端点实现与多个设备的数据传输，主要依赖于以下几个关键机制： 控制端点（端点0）： 每个USB Hub都有一个控制端点（通常是端点0），用于接收来自主机的控制请求，例如获取设备描述符、配置Hub的端口状态等。 Hub通过控制端点接受主机的命令，并管理其下挂的所有端口。这包括初始 阅读全文