杂记

1.同时存在setup/hold vios

　setup hold互卡现象还是后端很经常出现的，分享几个解决互卡的方法

1. 先修clock上的SI，SI包括latency、skew、trans、uncertainty、clock level。首先应该先降clock latency，因为latency过大会使得受OCV和PVT影响更大。
2. clock的ndr设置好，clock net最好能2倍width 2倍spacing(ndr non default rule)
3. 把common path推长，ocv会减小
4. 换setup/hold corner下skew更小的cell，如lvt，这样setup和hold互卡情况会缓解(释放setup margin)

　　上述方法都试过且时钟树没问题大胆找前端探讨一下代码能否优化

2. max/min delay

一般在约束异步信号时可以使用。针对跨时钟域的异步信号，常使用set_false_path或者set_clock_groups，但是这两种约束会导致跨时钟域的信号完全没有受到约束，而使用set_max_delay约束可以保证两个异步时钟域的路径延时收到约束。