LPDDR5布线与阻抗计算

在设计瑞芯微RK3576时，看到这块SOC支持LPDDR5内存，想着DIY也要玩高端一点，不然板子就白打了的原则试着画了一下。

LPDDR5说明

LPDDR DRAM 提供了一种功耗显著降低的高性能解决方案，而降低功耗是平板电脑、智能手机和汽车等移动应用的重点要求。此类应用所需的 SoC 倾向于在每个通道上使用更少的存储设备和更短的互连，而 LPDDR DRAM 的运行速度比标准 DDR DRAM 快
LPDDR5的电源效率比LPDDR4和LPDDR4x更高。由于使用了动态电压缩放（DVS），它可以根据负载调整电压，进而调整存储频率。与LPDDR4 / 4x一样，LPDDR5也具有双16位通道，并且突发长度最多为32（大多数为16）。

LPDDR5引脚

LPDDR5接口有32个DQ（数据）引脚，每8位为一组，每组有两条差分线，分别为RDQS和WCK，需建立等长组。
根据瑞芯微LPDDR5硬件设计指南

DM，DQ单端信号阻抗为40ohm，而非50ohm，地址线（A），控制线(CS)的阻抗为50ohm，并且每组信号线需要保持90mil长度的等长范围内，整体数据线长度差不超过300mil。
根据瑞芯微所画的LPDDR5 layout 如下图