2025年12月25日
testbench基础
摘要： 点击查看代码 module tb_s2p(); reg clk; reg rstn; reg en; reg din; wire [7:0] dout; parameter CLK_PERIOD = 20; initial begin clk <= 1'b0; forever #(CLK_PERIO 阅读全文
posted @ 2025-12-25 15:16 limh991 阅读(0) 评论(0) 推荐(0)