VCS简单使用

1. 在终端输入
vcs -sverilog -debug_all full_adder.v full_adder_tb.v -l com.log
-serilog,代表支持systemverilog;
-debug_all,保存所有调试信息；
.v文件，是要编译的文件；
-l com.log,将编译日志写入com.log文件。
执行之后，若是有问题，会在终端显示。若是没问题，会生成一个simv的可执行编译文件。

2. GUI界面操作
dve& 可以打开GUI界面，可以使用这个界面观察图形
simulator --> setup,然后出现界面，按下图进行操作

之后点击顶层文件，添加波形，这部分个modelsim类似。