摘要：时序指的是一个设计的时钟速度。在设计中任何两个时序元件之间的最大延时将决定最大的时钟速度。最高速度或最大频率可以直接按照著名的最大频率方程定义（不考虑时钟到时钟的抖动）： 最大频率 其中Fmax是时钟可允许的最大频率，Tclk-q是从时钟到达直至数据到达Q端的时间，Tlogic是逻辑通过触发器之间的 阅读全文