文章分类 - FPGA
摘要：本文开始通过描述多个并行进程的需求，讲述一个比双核提供更多能力的FPGA设计。接着，作者提出只需要简单的步骤，即可完成将C语言的有限脉冲响应(FIR)滤波器移植到FPGA硬件中。 高性能DSP应用，包括视频和音频处理，与其说是时钟的限制，不如说是缺乏并行处理的能力。在减少钟速率并使用多重并行处理硬...
阅读全文
摘要：在数字信号处理系统中，有限脉冲响应(finite impulse response，FIR)数字滤波器是一个非常重要的基本单元。近年来，由于FPGA具有高速度、高集成度和高可靠性的特点而得到快速发展。随着现代数字通信系统对于高精度、高处理速度的需求，越来越多的研究转向采用FPGA来实现FIR滤波器。...
阅读全文
摘要：滤波器是任何信号处理系统的关键组成部分，随着现代应用的日趋复杂，滤波器设计的复杂程度也日益提高。采用FPGA 设计和实现的高性能滤波器的能力是模拟方法所望尘莫及的。另外，采用FPGA 设计的数字滤波器可以避免模拟设计中存在的某些问题，特别是组件漂移和容差（在高可靠应用中，由温度过高、老化和辐射问题造...
阅读全文
摘要：LCD最简为1根场同步信号线,1根行同步信号线,24根RGB信号线加一根有效数据信号线.其中存在行前肩与后肩的消隐时间和场前肩与后肩的消隐时间,这个消隐时间可以理解为是LCD屏里的扫描电子枪从上一行的结尾移动至下一行的起始所需的时间和在场的结尾移动到场的开始所需时间.并且在每一行中只有VDEN信号线...
阅读全文
摘要：上面已经把DAC7512控制器中所有的时钟都创建好了。下面我们再额外讨论一下关于时钟属性方面的一些问题和在做时序分析时的处理方法。 对于具有单一时钟的系统，设计和时序分析都相对简单。但是现在很多设计都有多个甚至几十个时钟乃至更多的时钟。比如说DAC7512控制器，在设计中用到的时钟实际上是有3个，C...
阅读全文
摘要：四，用TimeQuest对DAC7512控制器进行时序分析在对某个对象下时序约束的时候，首先要能正确识别它，TimeQuest会对设计中各组成部分根据属性进行归类，我们在下时序约束的时候，可以通过命令查找对应类别的某个对象。 TimeQuest对设计中各组成部分的归类主要有cells，pins，ne...
阅读全文
摘要：一，概述用Altera的话来讲，timequest timing analyzer是一个功能强大的，ASIC-style的时序分析工具。采用工业标准--SDC（synopsys design contraints）--的约束、分析和报告方法来验证你的设计是否满足时序设计的要求。在用户的角度，从我使用...
阅读全文
摘要：做数字电路设计的朋友对差分信号的定义应该都不会太陌生，在当前比较流行的高速串行总线上，基本都是使用的差分信号。比如USB，PCIE，SATA等等。大多数的FPGA也都支持差分信号，甚至某些新型号的CPLD也开始支持差分信号了。那么在FPGA中如何正确定义和使用差分信号呢？在这篇文章里，我们基于ALT...
阅读全文
摘要：现在的FPGA设计，规模巨大而且功能复杂，因此设计的每一个部分都从头开始是不切实际的。一种解决的办法是：对于较为通用的部分可以重用现有的功能模块，而把主要的时间和资源用在设计中的那些全新的、独特的部分。这就像是你在开发应用程序的时候就不用直接去写驱动物理硬件的代码，而是直接调用Windows提供的A...
阅读全文
浙公网安备 33010602011771号