IP核 科普

引入

• RV1126B 支持 USB3.0，需启用CONFIG_USB_DWC3 和 CONFIG_USB_DWC3_HOST，这里的 DWC3 是什么？
  • DWC3 是 DesignWare Core 3 的缩写。它是新思科技（Synopsys）开发的一款高性能、可配置的 USB 3.0/3.1/3.2 控制器 IP 核（Intellectual Property Core）
  • DW（DesignWare）：Synopsys 旗下芯片 IP 产品的品牌系列名称
  • Core：指半导体 IP 核（指集成电路中预先设计好的电路功能模块）
  • 3：代表支持 USB 3.x 超高速（SuperSpeed）标准的第三代核心

IP核

• IP 核（Intellectual Property Core，知识产权核），本质——“一块已经设计好、验证过、可以直接拿来拼装的电路功能模块”
• 芯片设计公司（如瑞芯微、华为海思、高通）通过直接向专门的供应商（如 Synopsys 购买 DWC3 IP，向 ARM 购买 CPU IP）付费购买图纸（即 IP 核），然后集成到自己的芯片设计中，比如核心的 CPU、GPU、USB 控制器等功能模块。
• IP 核在芯片里的三种存在形态
  • 软核（Soft Core）：代码
    • 硬件描述语言（如 Verilog 或 VHDL）写的源代码。只决定了电路的逻辑功能，还没变成具体的电路排布，DWC3中就是实现了 USB 3.0 协议层（Link Layer、Protocol Layer）的逻辑代码，
  • 固核（Firm Core）：网表
    • 经过初步编译（综合）后的网表文件（Netlist）。它不仅有逻辑，还包含了具体逻辑门（与、或、非门）之间的连接关系，但还没有确定在芯片上的具体物理位置
  • 硬核（Hard Core）：版图
    • 做好了物理布局布线、通过了工艺验证的几何图形文件（GDSII 格式）。类似是已经生产出来的电路板砖，长宽高和引脚位置全部固定，直接嵌入到芯片的特定区域
• USB3.X 两部分： DWC3 Controller 和 USB PHY，与以太网PHY不同，它们在一个IP核内