摘要：
一、打开PlanAhead创建工程1、选择Create New Project新建工程Project name：hello一路默认，只有Board项需要选择ZedBoard Zynq Evaluation and Development KitFinish创建工程之后的界面二、添加资源1.ClickAdd Sourcesin the Project Manager.The Add Sources wizard opens.2.Select theAdd or Create Embedded Sourcesoption and click Next.3.In the Add or Create 阅读全文
随笔档案-2012年12月
ZedBoard学习（6）-System Generator实现串口通信（一行HDL代码都不用写）
2012-12-02 12:55 by libing64, 1121 阅读, 收藏,
摘要：
一直都在System Generator下做图像处理相关的算法，感觉SysGen挺强大的，前几天突发奇想，能否直接用SysGen实现数据的通信呢，毕竟一句HDL代码都不写对于做FPGA的人来说却是很有吸引力的。 串口通信协议比较简单，发送的时候,8位数据的前面加上1位起始位0，在8位数据后加上停止位1，这样8位数字扩展成10位的数字，再将并行转化为串行就可以从GPIO送出。 搭建模型如下：模型因为暂时只是包含发送部分，所以不是很复杂，另外加上一个按键，每次按下按键式就发送数据。选择板子型号：设置时钟：点击Generate，转化为HDL Netlist，这是会在文件夹下多出一个文件夹... 阅读全文
ZedBoard学习（1）Ubutun下进行串口通信
2012-12-01 08:16 by libing64, 1060 阅读, 收藏,
摘要：
windows下进行串口通信，如果是笔记本的话一般需要安装PL2303的驱动，win7的话经常会无法识别，非常烦人。其实linux下也有串口的驱动，默认已经安装.本人使的是ubuntu10.04,选择的串口终端软件是minicom一、安装minicom控制台指令：# sudo apt-get install minicom自动完成部分：*************************************正在读取软件包列表... 完成正在分析软件包的依赖关系树正在读取状态信息... 完成将会安装下列额外的软件包：lrzsz下列【新】软件包将被安装：lrzsz minicom共升级了 0 个 阅读全文
ZedBoard学习（2）-FTP文件传输
2012-12-01 08:15 by libing64, 558 阅读, 收藏,
摘要：
这几天在Ubuntu上建立了Xilinx-Linux的交叉编译环境，基本步骤网上有很多，重新写一遍也没有意义。http://www.eefocus.com/nightseas/blog/12-10/287208_5ceaa.html来自懒兔子http://www.61ic.com/FPGA/Xilinx/201210/45064.html来自Parallel只是要注意一点，这个export添加环境变量的方法是一个临时的方法，就是说ubuntu注销之后，环境变量就消失了，下次还需要重新添加。要想一次添加永久使用，需要将环境变量添加到Ubutun的文件中。交叉编译环境完成之后，需要将文件拷贝到Ze 阅读全文
ZedBoard学习（3）U盘读写
2012-12-01 08:14 by libing64, 414 阅读, 收藏,
摘要：
今天在Linux下操作U盘时才发现，以前对Linux的理解太浅了，对ARM Linux的理解有太浅了，因为需要进行数据的存储，最初的想法移植停留在怎么写U盘的驱动，其实Linux里U盘的驱动都已经写好了，那么U盘就更PC上的存储器是一样的，直接进行文件的读写就可以了。写一段简单的读写文件的代码，进行测试，从file1中拷贝内容到file2。#include <stdio.h>int main(int argc, char **argv){ FILE* sourceFile; FILE* destFile; char buf[50]; int numBytes; sourceFile 阅读全文
Zedboard学习（四）硬件协仿真co-simulation
2012-12-01 08:11 by libing64, 489 阅读, 收藏,
摘要：
之前进行FPGA图像处理，一直在ML605上进行硬件协仿真，拿到ZedBoard之后当然也希望能够继续这么干，进行了很多次的尝试。经过多次尝试在ZedBoard上进行硬件协仿真，多次失败之后，得出一个结论，"xc7z020-1clg484" is not supported for JTAG co-simulation.以下内容是SysGen中进行硬件协仿真时，出错后errorLog中的内容。Java exception occurred:com.xilinx.sysgen.netlist.NetlistInternal: Device "xc7z020-1clg 阅读全文
ZedBoard学习（5）-ZedBoard和System Generator
2012-12-01 08:00 by libing64, 923 阅读, 收藏,
摘要：
Zynq中包含了一个FPGA内核和两个Cortex-A9内核，尽管功能十分的强大，又非常的时髦，但是本质上讲和之前Xilinx的FPGA 硬核PowerPC没什么区别，无非是PowerPC换成了更加有前景的ARM，因此我很自然的想法是以前在ARM上、在FPGA上做过的东西那个再Zynq上必然也是可以上实现的。 因为之前一直在跟图像处理算法有关的学习，从Matlab到OpenCV、Directshow，从PC到STMF407再到ARM9(Linux)，一直都是做跟图像处理有关的，直到开始接触FPGA，才解决了最困扰我的问题--运算速度问题。图像处理需要的高速的运算和大量的资源，刚好FPGA... 阅读全文
浙公网安备 33010602011771号