随笔分类 -  Verilog

本模块学习verilog语法
计数0到99
摘要：计数0到99 always@(posedge Clk or posedge rst_p2)begin if(rst_p2) cnt <= 0; else cnt <= (cnt < 'd100) ? cnt + 1'd1 : cnt; end 阅读全文
posted @ 2021-11-11 08:43 CN海盗船长 阅读(28) 评论(0) 推荐(0)
forever
摘要：forever会重复执行后面的语句。 initial begin mgtrefclk0_x0y3 = 1'b0; forever mgtrefclk0_x0y3 = #2500 ~mgtrefclk0_x0y3; end 阅读全文
posted @ 2021-11-05 22:33 CN海盗船长 阅读(41) 评论(0) 推荐(0)