初级class6 赋值语句

常用赋值语句

always

always@（） 括号里为敏感列表 括号内值发生变化 触发下边语句的执行

assign

initial   不建议用到可综合模块 因为有些综合工具是支持的有些是不支持的 所以都是放在testbench模块（行为级模块）

没有begin end 只能写一条语句

begin  end中才能加多条语句

module  a_and_b(
input wire a,
input wire b,
input wire clk,
output wire c1, 　　　　因为用assign赋值所以用wire
output reg c2,　　　　　　　可以 output reg c2=1'b0;即给c2赋初始值
output reg c3);　　　　　　不能 因为c3不是寄存器 是线网

assign c1=a&b;

always@（posedge clk）
begin
c2<=a&b;　　　　　　时序逻辑用非阻塞赋值
end

always@(a or b)　　　　　　　　　　　　　　　　　　　　//always@(*)　　　　赋值语句右边发生变化 即a&b发生变化都会发生触发操作
begin 　　　　　　　　　　　　　　　　　　　　　　　　　//begin
c3=a&b;　　　　　　组合逻辑 用阻塞赋值 　　　　　　　　//　　c3=a&b;

end　　　　　　　　　　　　　　　　　　　　　　　　　　　//end

endmodule



c3与c1是一样的  所以用寄存器型也可以构筑组合逻辑电路

如果敏感列表触发电平信号不全导致锁存器产生 latch

　　　　即always@（a）   所以一般用always@（*）

 

 

 

testbench

reg a；

reg b；

reg clk；　　因为要在always语句中赋值 所以用reg型