摘要： 常用赋值语句 always always@（） 括号里为敏感列表 括号内值发生变化 触发下边语句的执行 assign initial 不建议用到可综合模块 因为有些综合工具是支持的有些是不支持的 所以都是放在testbench模块（行为级模块） 没有begin end 只能写一条语句 begin e 阅读全文

摘要： wire型 传输的连接线 作数据的传输 两个模块之间的连接 reg是寄存器 可以存储数据的一种结构 verilog中寄存器用reg来声明 reg声明的变量不一定是寄存器，也可能是锁存器，或一系列的查找表。 查找表≈数电中的真值表 占空比 ：高电平占整个周期的比例 reg型一定是放在always块里赋 阅读全文

摘要： OV5640摄像头设置RGB565格式 alinx_ov5640 模块是自定义 IP，作用是将摄像头输入的 RGB565 转换成 AX4-Stream 格式，其中包含一个 cmos_8_16bit 模块，用来把 8 位摄像头输入的数据转化为 16 位 RGB565格式，这时输出的 RGB565 是 阅读全文