会员
众包
新闻
博问
闪存
赞助商
HarmonyOS
Chat2DB
所有博客
当前博客
我的博客
我的园子
账号设置
会员中心
简洁模式
...
退出登录
注册
登录
一枚来自光电的硅农
路虽远行则将至,事虽难做则必成。
博客园
首页
新随笔
联系
订阅
管理
随笔分类 -
Verilog语法
Verilog学习记录
Verilog代码中if语句判断失效,什么原因?
摘要:
一、问题描述 在一个工程中,分别对应[1:0] F4_clk_cnt_pos和[1:0] F4_clk_cnt_neg计数,且计数正常,我使用if语句判断当F4_clk_cnt_pos == 2'b01&&F4_clk_cnt_neg = = 2'b11,从而进行Sample_clk时钟的反转。具体
阅读全文
posted @
2023-12-28 19:59
一枚来自光电的硅农
阅读(150)
评论(0)
推荐(0)
公告
//雪花飘落效果