2020年4月1日
摘要：
所有cell都被做成宽和高有一定规律的矩形，也就是所谓的标准单元。在一般工艺中，所有的标准单元的高度都和site row的高度相同或者是其整数倍，且上下边缘必定与site row重合，如下面左图所示。但是在某些尖端工艺中，出现了下面右图中的所谓Inbound Cells。 Inbound cells 阅读全文
posted @ 2020-04-01 16:35
春风一郎
阅读(1625)
评论(0)
推荐(0)
摘要：
在开始之前有两件事想征求一下大家的意见： 最近有同学反映文章中很多专业词汇不太明白，因此想开一个系列专门讲一些后端的基础知识和词汇，毕竟后端的知识颇为繁杂，对入门者极为不利。因此如果大家有不懂的知识尽管留言，我会以适当的形式统一讲解。 如果有人对提高效率的脚本、命令等感兴趣，我也想将自己的一点经验和 阅读全文
posted @ 2020-04-01 16:31
春风一郎
阅读(7395)
评论(0)
推荐(0)
摘要：
言归正传，在P&R整个流程中，有两个对于design的PPA(Power Performance Area)起决定性的步骤：Floorplan和CTS。虽然如此，在实际项目中，很多人可能工作数年也没有机会做一次比较全面的CTS。一方面原因在于，P&R工具尤其是次世代的ICC2和Innovus对于相对 阅读全文
posted @ 2020-04-01 15:58
春风一郎
阅读(5294)
评论(0)
推荐(1)
摘要：
Channel Congestion：此种现象比较常见，也比较简单，多发生于hard macro之间。如下图所示： 上图中，每一个灰色多边形代表一个macro。之所以用这种形状是因为实际设计中的某些memory会做成这种外形。黄色部分代表macro的pin，在此每个macro都只有一个方向有pin。 阅读全文
posted @ 2020-04-01 15:41
春风一郎
阅读(2193)
评论(0)
推荐(0)
摘要：
如果有人问我，数字后端最重要的是什么，我一定回答他：是流程。 但是对于很多非后端的人来说，后端究竟干什么一直是一个模糊的概念。有些人认为可能就是跑跑flow，弄弄工具；有些人认为全是dirty work，完全手动，毫无技术含量。就我个人来说，不止一次遇到一些前端的人不仅对后端完全不懂，甚至认为RTL 阅读全文
posted @ 2020-04-01 15:18
春风一郎
阅读(5220)
评论(0)
推荐(1)
摘要：
芯片的整体功耗都有哪些组成部分呢？最根本的组成部分有两个，即静态功耗和动态功耗。 1. 静态功耗(Static Power)，又称漏电流功耗(Leakage Power)。其原理请参见下图： 上图中红色箭头表明了在通电状态下PMOS内主要的泄露电流及其走向，意即： 泄漏电流(Leakage Curr 阅读全文
posted @ 2020-04-01 15:11
春风一郎
阅读(15465)
评论(0)
推荐(2)
摘要：
首先，我们回忆一下setup的定义。下图-1展示了一条典型的timing path以及setup的计算方法。 Setup定义：Data在clock到来之前必须要保持稳定一定时间。按照上图的timing path，setup应该满足如下条件： 1. 减少data line的delay 1) 换速度更快 阅读全文
posted @ 2020-04-01 12:11
春风一郎
阅读(2046)
评论(0)
推荐(0)
摘要：
fix hold violations时，插入buffer或者delay cell的位置，是靠近launch端还是capture端，还是并无任何要求呢？ 在逻辑和物理上都应该尽量靠近capture端，也就是endpoint。在逻辑上更靠近endpoint能够保证插入的cells只会影响到有viola 阅读全文
posted @ 2020-04-01 12:04
春风一郎
阅读(2102)
评论(0)
推荐(0)
摘要：
ICG(Intergrated Clock Gating)作为low power的设计手法之一，已经在实际中得到广泛应用。它们能够在某些时候将某些clock关断从而达到降低功耗的目的。然而从时序的角度，经常会发生ICG的setup难以收敛的情况。 为什么会出现这种情况呢？ 下图展示了一种简单的带IC 阅读全文
posted @ 2020-04-01 12:01
春风一郎
阅读(2557)
评论(0)
推荐(0)
摘要：
下图是上升沿触发的D触发器的一种典型的基于传输门的设计原理： 首先我们先把注意力集中在电路的前半部分。 假设CLK的初始状态为0，此时第一个传输门导通，信号走向为： D -> a -> b -> c -> d 注：路径1 从以上信号走向可以看出，信号必须在CLK上升沿到来之前在d点保持稳定，否则如果 阅读全文
posted @ 2020-04-01 11:29
春风一郎
阅读(8440)
评论(3)
推荐(1)
摘要：
基本概念： Timing Setup, Hold, Noise(Crosstalk)基本概念 OCV(AOCV), derate, uncertainty(jitter, margin), CPPR, useful skew signoff corner, 各阶段优化corner false pat 阅读全文
posted @ 2020-04-01 10:26
春风一郎
阅读(1707)
评论(0)
推荐(0)
摘要：
目前虽然号称拥有或将要研发7nm工艺的有多家工艺厂商，但是具有实际流片能力的可能只有TSMC和三星。随着GlobalFoundries最近宣布放弃7nm的进一步研发，以及尽管Intel的10nm和这几家的7nm差不多一个水准，但是要跳票到2019年，因此短期内应该就是双雄争霸的局面。 玩家越来越少， 阅读全文
posted @ 2020-04-01 10:20
春风一郎
阅读(2302)
评论(0)
推荐(0)
浙公网安备 33010602011771号