PCB设计基本笔记（2）—— 满足EMC、EMI等测试的部分设计规范

一、基础设计原则

三区隔离（符合GB/T 17618-2015）

区域类型	间距要求	隔离措施
强干扰区（开关电源/电机驱动）	≥20mm	2mm屏蔽槽+磁珠隔离（BLM18PG121SN1）
敏感区（MCU/传感器）	≥15mm	铜箔屏蔽墙（厚度≥35μm）
接口区（通信/外设）	≥10mm	π型滤波（100nF+10Ω）

• 各区间距≥15mm，跨区信号需滤波处理

叠层结构（满足IPC-2221A）

层数	推荐结构（介电常数εr=4.5）	适用场景
4层	TOP(1oz)-GND-电源(1oz)-BOT(1oz)	消费电子（CCC认证）（符合GB/T 4588.3）
6层	TOP-GND-Signal-Power-GND-BOT	工业控制（GB/T 36282）
8层	TOP-GND-S1-PWR1-GND-S2-PWR2-GND-BOT	通信设备（YD/T 1483）

接地系统

• 执行GB 4943.1接地要求：
  • 保护地（PE）线宽≥2.5mm
  • 数字/模拟地单点连接（<1MHz）或多点连接（>10MHz）
  • 金属外壳多点接地（间距≤λ/10）

---

二、电源系统设计

AC-DC输入（满足GB 17625.1-2012）

元件类型	参数要求	测试标准
共模电感	感量≥15mH（100kHz）	GB/T 17626.6-2017
X电容	0.22μF±10%（X2等级）	GB/T 6346.14-2015
Y电容	2.2nF±20%（Y1等级）	跨接初次级间距≥6.4mm
压敏电阻	14D561K（560V/2500A）	GB/T 10193-2016

• 共模电感≥10mH，X电容（0.1μF/275VAC）+ Y电容（4700pF/1500VAC）
• 保险丝后级设置压敏电阻（VDR，选型参照GB/T 10193）

DC-DC布局（符合SJ/T 11364-2014）

参数项	设计要求
热回路面积	≤3cm²（开关频率≤1MHz）
开关节点铜箔	最小宽度：电流值(mm)/3（1oz铜厚）
散热过孔	Φ0.3mm阵列（密度≥4个/cm²）

• 开关管与续流二极管紧邻布局，采用"热回路最小化"拓扑

去耦策略

芯片级去耦：

• 每IC配置0.1μF+10μF组合（间距<3mm）
• BGA芯片四角放置1μF陶瓷电容

板级滤波：

• 电源入口π型滤波（100Ω磁珠+47μF电解电容）
• 时钟电路独立LDO供电（PSRR>60dB@100MHz）

---

三、信号完整性设计

时钟信号

• 遵循YD/T 1483射频规范：
  • 时钟线包地处理（每50mm加接地过孔）
  • 长度匹配公差±50mil
  • 25MHz以上时钟禁用通孔换层

信号类型	设计要求	测试方法
时钟信号	- 包地间距：2W（W=线宽） - 换层过孔：≤2个（25MHz以上） - 抖动控制：<±50ps	IEC 61967-2
USB3.0差分对	- 阻抗：90Ω±5% - 对内偏差：≤2mil - 隔离带：≥30mil	TDR测试（≤5%反射）
DDR4信号	- 长度匹配：±10mil - 参考层间距：≤4mil - 端接电阻：40Ω±1%	JEDEC标准

（YD/T 1483-2016）

差分信号

• USB/HDMI等接口满足：
  • 阻抗控制100Ω±10%（差分对）
  • 对内长度差<5mil，对间间距≥3W

接口防护
- 满足GB/T 17626.4 EFT要求：
- RS485加120Ω匹配电阻+TVS阵列（SMBJ6.5CA）
- 以太网接口采用共模扼流圈（CMCC2012-900）

EMI抑制参数

干扰源	抑制措施	参数要求
开关电源	RC吸收网络	R=10Ω±5%（1W） C=1nF±10%（X7R）
继电器触点	TVS管	SMCJ36CA（Vbr=40V）
电机驱动	π型滤波器	L=10μH（SRF>100MHz） C=100nF（X7R）

---

屏蔽与接地（GB/T 17799-2017）

金属机箱设计

要素	参数要求
接缝处理	导电衬垫（表面阻抗≤0.05Ω/sq）
通风孔设计	六边形蜂窝结构（孔径Φ2mm，厚度0.8mm）
表面处理	导电氧化（膜厚5-8μm，电阻≤0.1Ω）

PCB屏蔽

屏蔽类型	实施规范
局部屏蔽罩	材料：CuNi75/Zn25（厚度0.2mm） 接地点间距：λ/16（最高频率）
接地过孔	Φ0.2mm阵列（间隔≤5mm）
跨分割处理	0402电容（100pF，NP0介质）

接地设计

混合接地
- 低频电路单点接地（MCU/ADC）
- 高频电路多点接地（RF/WiFi模块）

跨分割处理
- 信号线跨越电源分割时，两侧放置0402电容（100pF）

---

五、EMC测试保障措施

1. 辐射发射（RE）控制

频段	抑制措施	目标值
30-100MHz	铁氧体磁环（μi≥5000，Z=600Ω@100MHz）、开关电源二次侧加RC吸收（典型值：1nF+10Ω）	≤40dBμV/m（GB 9254）
1-6GHz	FPC屏蔽处理（铝箔厚度≥18μm）、显示屏加ITO导电膜（表面电阻<10Ω/sq）	≤50dBμV/m

2. 传导骚扰（CE）对策

端口类型	滤波配置	限值要求
电源端口	二级滤波（DM电感≥2mH，CM电容4.7nF）、电解电容并联高频陶瓷电容（10μF+0.1μF）	准峰值≤60dBμV
信号端口	共模扼流圈（100MHz阻抗≥1kΩ）	平均值≤50dBμV

---

六、安规关键参数

1. 绝缘设计（GB 4943.1-2011）

绝缘类型	测试电压	爬电距离	电气间隙
基本绝缘	1500VAC/1min	≥3.2mm	≥2.5mm
加强绝缘	3000VAC/1min	≥6.4mm	≥5.0mm

初级-次级隔离
- 光耦隔离耐压≥3000VAC（GB 4943.1）
- 电气间隙≥6.4mm（220VAC输入）

2. 热设计参数

参数项	设计要求
铜箔载流量	外层：35℃温升时≤25A/mm² 内层：≤20A/mm²
散热器接地	接地点≥4处（间距≤50mm）

温升控制
- 铜箔载流量按IPC-2221A降额50%使用
- 功率器件热阻θja<50℃/W（参照GB/T 2423.22）

---

七、生产验证要求

1. 阻抗控制（公差±7%）

信号类型	目标阻抗	测试方法
单端信号	50Ω	TDR（上升时间≤35ps）
USB差分对	90Ω	矢量网络分析仪（VNA）
DDR4数据线	40Ω	飞针测试

2. 可制造性检验

检验项	标准要求
最小线宽/间距	4mil/4mil（普通板） 3mil/3mil（HDI板）
阻焊桥	≥0.08mm（L/S≤4mil时）
孔铜厚度	≥20μm（通孔） ≥15μm（盲孔）

• 可制造性设计需要以制造厂工艺参数为准