摘要： ViClaro II HD Video Enhancement Dev PlatformFeaturesAltera EP2C35 Cyclone II32-bit DDR2 SDRAM MemoryHDMI Transmitter / ReceiverAnalog / Video ReceiverDual LVDS LinksSupports 720p / 1080i / 1080p 50/60 Hz HDTV 阅读全文

摘要： module div_table(input wire sys_clk_20M,//external clk of 20M//雷达测速输入input wire[7:0] data_in,//输入数据//读取ARM发送的线圈中心距input wire[15:0] arm_config_width,//输出车速计时值output wire[11:0] data_out = 12'h000 //输出数据);wire[15:0] temp_data;reg[15:0]data_out_buf;//输出商reg[7:0] data_out_rem;//输出余数//arm_config_width 阅读全文