会员
众包
新闻
博问
闪存
赞助商
Trae
Chat2DB
所有博客
当前博客
我的博客
我的园子
账号设置
会员中心
简洁模式
...
退出登录
注册
登录
小翁同学
积善之家,必有余庆。
博客园
首页
新随笔
联系
订阅
管理
2017年9月30日
如何使用Git代码版本管理神器
摘要: 感谢 感谢作者的网站,本文所有的知识可以在上述网站了解到,讲的非常详细,感谢。(https://www.liaoxuefeng.com/wiki/0013739516305929606dd18361248578c67b8067c8c017b000) 本文由上述网站总结复制而来,版权归原网站所有。 前
阅读全文
posted @ 2017-09-30 20:43 小翁同学
阅读(986)
评论(0)
推荐(1)
公告
昵称:
小翁同学
园龄:
7年11个月
粉丝:
85
关注:
2
+加关注
<
2025年7月
>
日
一
二
三
四
五
六
29
30
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
1
2
3
4
5
6
7
8
9
搜索
常用链接
我的随笔
我的评论
我的参与
最新评论
我的标签
随笔分类
A_理论知识(23)
B_Xilinx工具使用(30)
C_Altera工具使用(13)
D_仿真工具使用(8)
E_IP使用及自用代码(17)
F_其他(25)
随笔档案
2022年10月(1)
2022年1月(3)
2021年7月(1)
2021年4月(1)
2021年3月(1)
2020年8月(12)
2020年7月(2)
2020年5月(1)
2020年4月(2)
2020年3月(2)
2020年2月(3)
2020年1月(2)
2019年12月(2)
2019年11月(2)
2019年10月(3)
2019年9月(8)
2019年8月(4)
2019年7月(2)
2019年6月(4)
2019年5月(1)
2019年4月(3)
2019年3月(1)
2018年12月(1)
2018年11月(3)
2018年10月(8)
2018年9月(1)
2018年6月(1)
2017年12月(3)
2017年11月(2)
2017年10月(7)
2017年9月(25)
2017年8月(10)
更多
阅读排行榜
1. Vscode选中变量高亮颜色及注释颜色更改(33039)
2. Verilog语言实现并行(循环冗余码)CRC校验(28700)
3. JTAG基础知识(25950)
4. Vivado中VIO核使用(20792)
5. Vscode自动生成verilog例化(19743)
评论排行榜
1. Verilog语言实现并行(循环冗余码)CRC校验(13)
2. 基于FPGA的16阶级联型iir带通滤波器实现(13)
3. spi master接口的fpga实现(7)
4. Verilog定义计算位宽的函数clogb2(4)
5. VISIO使用FPGA时序图、状态机等所需的模具(2)
推荐排行榜
1. Vscode选中变量高亮颜色及注释颜色更改(5)
2. JTAG基础知识(3)
3. Windows下自动云备份思源笔记到Gitee(2)
4. Questasim10.6c下载安装教程(2)
5. 基于FPGA的UART协议实现(通过线性序列机)(2)
最新评论
1. Re:VISIO使用FPGA时序图、状态机等所需的模具
@黑马Amos (访问码:3c09)...
--小翁同学
2. Re:VISIO使用FPGA时序图、状态机等所需的模具
老板,模具链接失效了,能再更新下链接吗:)
--黑马Amos
3. Re:ZYNQ Linux 移植:包含petalinux移植和手动移植debian9
非常感谢
--似水流年Baileys
4. Re:ZYNQ MP AXI datamover IP使用流程说明
@simber88 不能吧 当时测过的,当然,以实际为准。Thanks♪(・ω・)ノ...
--小翁同学
5. Re:ZYNQ MP AXI datamover IP使用流程说明
代码有错误,应该是r_addr_axi ⇐ r_addr_axi + 'd256;
--simber88
点击右上角即可分享