cadence allegro网表生成及导入的相关设置

cadence重新生成网表后PCB已布局好的器件消失

问题起因：某天重新生成网表后（cadence设置成网表自动导入），之前PCB已经布局好的器件都不在了，还要重新布局。两天的工作还要重新做，大为恼火。
解决方法：为避免该问题再次发生，取消了cadence的自动导入网表，在allegro中手动导入网表，具体修改设置如下:
cadence设置如下：

allegro设置如下：