摘要：
使用SignalTap II Logic Analyzer观察信号，有时要观察的信号会被Quartus优化掉，这种情况下可以给信号指定属性。以下例子均使用Verilog。 1. 如果是组合逻辑信号，可以使用keep属性： 2. 如果是寄存器，并且不是零扇出，可以使用preserve属性： 使用pre 阅读全文
posted @ 2018-05-26 18:51
Kathyra
阅读(1460)
评论(0)
推荐(1)
浙公网安备 33010602011771号