浅析PCIe SSC展频技巧原理

在PCIe技术不断迭代的当下，Gen 5以32 GT/s的超高数据传输速率成为高性能计算、企业级服务器等场景的核心接口标准。然而，高速信号传输带来的电磁干扰（EMI）问题也愈发突出，成为系统设计与合规测试的关键瓶颈。Spread Spectrum Clocking（SSC，扩频时钟，也称展频）就成为了降低EMI的核心技术。（本文：link）

扩展阅读：

• 从SRIOV到SIOV：PCIe虚拟化技术下一代革命

• PCIe 5.0/6.0链路错误影响剖析

• 浅析PCIe 6.0 ATS地址转换功能

• PCIe初始化Detect状态解读

• 深度解读PCIe相关内存操作原理

• 浅析PCIe SSD CDR低延迟鉴相器

• 浅析PCIe链路均衡技术原理与演进

一、SSC核心原理：为什么它是EMI抑制的"利器"？

1. 本质：能量分散而非消除

时钟信号在频域中通常表现为尖锐的能量峰值，这种集中的电磁辐射极易干扰相邻电路，导致信号失真、材料丢失甚至无法经过FCC等监管机构的EMI认证。SSC的核心逻辑是通过受控的频率调制，将单一峰值能量分散到一个频率带宽内，从而降低单个频率点的辐射强度——就像将一束集中的激光分散为柔和的面光源，整体能量不变，但峰值密度显著降低。

例如，PCIe系统中100 MHz的REFCLK（参考时钟）在未启用SSC时，会在100 MHz频率点形成强烈的辐射峰值；而启用-0.5%的下扩频（Down-spread）后，时钟频率会在99.5 MHz至100 MHz之间周期性变化，原本集中的能量被分散到这个频率区间，峰值辐射强度可降低10-20 dB，大幅降低EMI超标风险。

2. 实现方式：调制技能与关键参数

SSC通过低频调制信号对载波时钟进行频率调制，PCIe标准明确规定了核心参数：

• 调制类型

  ：强制采用下扩频（Down-spread），即时钟频率仅向低于标称值的方向偏移，避免与其他信号产生冲突；

• 扩频深度

  ：CEM设备要求±5000 ppm（对应-0.5%），非CEM设备可放宽至±3000 ppm（-0.3%）；