主存储器和cpu的链接

主存储器和cpu的链接

现在的cpu集成了mdr和mar

mar的地址主线指向了主存中数据所在的位置

mdr是数据总线，链接着数据控制读写

书上有图

现在的主存中一般包含着很多块的存储芯片

扩展的方法分为多种

增加主存的存储字长-位扩展

将各芯片的地址线（mar），片选控制线（cs）和读写控制线（we）与系统总线相应并联，各芯片的数据线单独引出，分别链接系统数据显，各芯片同时工作

![image-20250909213951234](/Users/tusier/Library/Application Support/typora-user-images/image-20250909213951234.png)

如图我们把八片8K x1位的存储芯片整合成了一个8K x 8位的存储器，容量为8KB

2.字扩展

而当芯片的字长和cpu所能处理的宽度相同，就不需要和刚才一样进行位扩展了，而是进行字扩展

将芯片的地址线与系统地址线的低位对应链接，芯片的数据线和读写控制线与系统总线相应并联，由系统地址线的高位译码得到各芯片的片选信号，各芯片分时工作

![image-20250909214906173](/Users/tusier/Library/Application Support/typora-user-images/image-20250909214906173.png)

由上图所示，因为并联了数据总线，当传输数据的时候，有可能发生冲突。于是我们使用译码器对芯片进行控制，上图就使用了一个2-4译码器，用于把输入的信号翻译，这样芯片就知道在收到哪些数据的时候可以进行读写

3 字位同时扩展

![image-20250909215931744](/Users/tusier/Library/Application Support/typora-user-images/image-20250909215931744.png)

posted @ 2025-09-09 21:59  是我,米老鼠  阅读(42)  评论(0)    收藏  举报