06 2020 档案

转：（WIN）S04-CH01 PCIE XDMA开发环境搭建以及环路测试
摘要：摘要: 这一章开始主要介绍 XILINX FPGA PICE IP XDMA IP的使用。XDMA IP使用部分教程分LINUX 篇和WINDOWS篇两个部分。通过实战，面向应用，提供给大家 XILINX FPGA PCIE 应用解决方案。 软件版本：VIVADO2017.4 操作系统：WIN7/W 阅读全文

posted @ 2020-06-24 16:42 竹韵悠扬 阅读(2385) 评论(0) 推荐(0)

PCIE基本知识
摘要：转载：https://zhuanlan.zhihu.com/p/139656925 前言 之前主要都在做FPGA算法层面的东西，最近觉得对于接口方面的知识比较欠缺，打算以PCI-E为例来系统的学习一下接口方面的知识。 PCI-E全称PCI Express，是一种高速总线技术。各种PCI-E设备通过P 阅读全文

posted @ 2020-06-24 09:36 竹韵悠扬 阅读(3217) 评论(0) 推荐(0)

PCIE学习笔记--TLP Header详解（三）
摘要：目录篇地址为：http://blog.chinaaet.com/justlxy/p/5100053481 Completions Completions的TLP Header的格式如下图所示： 这里来解释一下Completion Status Codes · 000b (SC) Successful 阅读全文

posted @ 2020-06-22 13:36 竹韵悠扬 阅读(1576) 评论(0) 推荐(0)

PCIE笔记--PCIe错误定义与分类
摘要：转载地址：http://blog.chinaaet.com/justlxy/p/5100057782 前面的文章提到过，PCI总线中定义两个边带信号（PERR#和SERR#）来处理总线错误。其中PERR#主要对应的是普通数据奇偶校检错误（Parity Error），而SERR#主要对应的是系统错误（ 阅读全文

posted @ 2020-06-22 13:35 竹韵悠扬 阅读(1252) 评论(0) 推荐(0)

PCIE学习笔记--PCIe错误源详解（二）
摘要：转载地址：http://blog.chinaaet.com/justlxy/p/5100057799 这篇文章主要介绍事务（Transaction）错误、链路流量控制（Link Flow Control）相关的错误、异常的TLP（Malformed TLP）以及内部错误（Internal Error 阅读全文

posted @ 2020-06-22 13:33 竹韵悠扬 阅读(2361) 评论(0) 推荐(0)

转：进行vivado开发时，Generate Bitstream报错[DRC NSTD-1]，详细解决步骤
摘要：报错如下 [Drc 23-20] Rule violation (NSTD-1) Unspecified I/O Standard - 4 out of 142 logical ports use I/O standard (IOSTANDARD) value 'DEFAULT', instead 阅读全文

posted @ 2020-06-16 17:34 竹韵悠扬 阅读(5473) 评论(0) 推荐(0)

转:基于 xilinx vivado 的PCIE ip核设置与例程代码详解
摘要：连接：https://blog.csdn.net/u014586651/article/details/103826967#comments 阅读全文

posted @ 2020-06-03 15:57 竹韵悠扬 阅读(1598) 评论(0) 推荐(0)

导航