随笔分类 -  智能计算体系结构

大三上选修课
摘要:刚刚助教告诉我上一届有留经验,我没动力了。等我心情好再写8。 告诉大家,vgg16 15级有留代码,大家可以去git上找。 入门的时候就是特别乱,后期就好了,大家要挺住!杨老师给分还是不错的(实话)。 文中没有技术细节,建议大家看着大思路,然后配合具体的教程学习。 2016级各lab任务如下: 矩阵 阅读全文
posted @ 2019-01-16 19:35 iwanna 阅读(1441) 评论(0) 推荐(0)
摘要:从文档里粘的,支持SD卡的配置如下: 阅读全文
posted @ 2019-01-16 18:37 iwanna 阅读(809) 评论(0) 推荐(0)
摘要:准备工作: (1)维度: 卷积维度 粉红色最后的卷积结果矩阵维度=绿色矩阵维数-橙色矩阵维数+1 池化的最终的结论是要把原来的维度减少到1/n padding:周围维一圈0 => 粉=绿+2-3+1=绿 维数可以不减(在卷积核维数是3时) (2)vgg 16结构 附件的vgg16.txt Conv2 阅读全文
posted @ 2019-01-12 23:12 iwanna 阅读(584) 评论(0) 推荐(0)
摘要:作业中逃不掉pl向ps传完成信号或结果,由于中断太麻烦,所以用axi-lite+ps端轮询比较省事 首先是我的一个认识错误:axi模块不是实体,不是一个像管道的实体,所以读端写端是不能自定义的。也就是说,当pl是从设备时,readData(对axi模块是输出)只能从pl来,write连ps(对axi 阅读全文
posted @ 2019-01-11 16:45 iwanna 阅读(1782) 评论(0) 推荐(0)
摘要:0.模型训练:暂时跳过 CNN有监督,可以用BP训练:http://www.mamicode.com/info-detail-2288678.html 1.参数: 1.1一开始混乱的点 (1)每个核有一个bias,每个核出一个通道的结果(一个特征)。 (2)fcweight1:500行;fcweig 阅读全文
posted @ 2018-12-18 00:28 iwanna 阅读(3494) 评论(0) 推荐(0)
摘要:(1) 推荐使用xshell 官网,选家庭和学校,写个名字和邮箱,会把下载链接发到邮箱,安装的时候填一下名字就行 添加链接,端口号22 使用rz上传,sz+路径下载 (2) 1.下载pscp.exe 2.配置环境变量:https://blog.csdn.net/Imagine_Dragon/arti 阅读全文
posted @ 2018-11-26 16:39 iwanna 阅读(926) 评论(0) 推荐(0)
摘要:理论部分:在黑金pdf的11.1中断控制器和计数器 1.PL 板子上使能中断,好像不用再加中断的ip。 2.PS 都要通过DIC(中断控制器) (1)dma有个中断,但dma由cpu控制,dma中断不用手动连在ps上。见dma。 (2)PL中断请求 (以下内容来自 https://blog.csdn 阅读全文
posted @ 2018-11-25 23:16 iwanna 阅读(1204) 评论(0) 推荐(0)
摘要:解决: dma应该只有一个硬件设备(固定映射),然后一个dma顺序完成不同的写任务。 bram ctrl的映射地址是edit addr的那个,但是不能直接使,要用宏定义的那个数(后面多了一个U,我也不知道为啥)。找自己的bram ctrl的base宏定义是什么名字要去xparameters.h找,看 阅读全文
posted @ 2018-11-25 16:36 iwanna 阅读(432) 评论(0) 推荐(0)
摘要:1.PL端 2.PS端 axi已经被映射到了地址空间上,所以直接访存写就行了。lite好像没有握手。pl还没看,好像有个fifo,也不知道怎么保证数据有效的。 映射的地址看hdf。hdf真是个好东西。 //从某个地址读数据 u8 Xil_In8(INTPTR Addr); u16 Xil_In16( 阅读全文
posted @ 2018-11-24 22:58 iwanna 阅读(386) 评论(0) 推荐(0)
摘要:/** * 这个example比较简单,主要是用config初始化真设备,然后用虚址写bram * @file xbram_example.c * 用XBram测 * This file contains a self test example using the BRAM driver (XBram). * * * * MODIFICATION HISTORY: * * Ver Who... 阅读全文
posted @ 2018-11-24 22:43 iwanna 阅读(707) 评论(0) 推荐(0)
摘要:/****************************************************************************** * * Copyright (C) 2009 - 2015 Xilinx, Inc. All rights reserved. * * Permission is hereby granted, free of charge, to a... 阅读全文
posted @ 2018-11-24 14:06 iwanna 阅读(791) 评论(0) 推荐(1)
摘要:改mss后import example 主要是用fat的函数读写sd fat文档:http://elm-chan.org/fsw/ff/00index_e.html (1)f_mkdir清空sd卡,抄的时候记得把这个删掉。 (2)文件读写用的assic码,比如写的1,读出来%d的话是49,所以要处理 阅读全文
posted @ 2018-11-24 11:04 iwanna 阅读(1607) 评论(0) 推荐(0)
摘要:经验: 1.连线和修改ip很麻烦。最好把所有verilog放到一个工程里,先不生成ip,先用add module放到画板上会快很多,还不容易混ip(因为名字真的很难起) 2.虽然综合很慢,但是连线还是要连一步测一步,如给数据直接用out等先测试。后期有错十分绝望,根本没法调,还得再走一遍。所以应该尽 阅读全文
posted @ 2018-11-24 11:03 iwanna 阅读(973) 评论(0) 推荐(0)