随笔分类 -  HDLbits答案

摘要：目录Circuits-Sequential Logic下 Shift Registers 与 More Circuits 练习题答案 Shift Registers Shift4 module top_module( input clk, input areset, // async active- 阅读全文

摘要：目录Circuits-Sequential Logic下 Latches and Flip-Flops 与 Counters 练习题答案 这部分有些难度，头秃。。。 Latches and Flip-Flops Dff module top_module ( input clk, input d, 阅读全文

摘要：目录Circuits-Combinational Logic下Arithmetic circuits 与 Karnaugh Map to Circuit练习题答案 Arithmetic circuits Hadd module top_module( input a, b, output cout, 阅读全文

摘要：因为目录Circuits-Combinational Logic下的练习题有点多，我还没做完，今天先发Basic Gates与Multiplexers下的。 Basic Gates in_out module top_module ( input in, output out); assign ou 阅读全文

摘要：目录Verilog Language-More Verilog Features下练习题答案 Conditional module top_module ( input [7:0] a, b, c, d, output [7:0] min); wire [7:0] mid1,mid2; assign 阅读全文

摘要：目录Verilog Language-Prucedures下练习题答案 Alwaysblock1 module top_module( input a, input b, output wire out_assign, output reg out_alwaysblock ); assign out 阅读全文

摘要：初学FPGA 时就知道了HDLbits（https://hdlbits.01xz.net/wiki/Main_Page），上去练了二三十道题之后觉得有些简单，又懒得看英文，就放弃了。现在发现自己的基础太差，决定继续做做上面的题，并将自己的答案分享出来。 在CSDN上有人给出了完整答案（https:/ 阅读全文