跨时钟域信号同步规则

1. 跨时钟域信号必须来自源时钟域的寄存器输出，因为在跨时钟域时可能会采到毛刺

2. 使用逻辑单元库中的专用触发器实现两级同步器

   专用触发器与普通触发器不同，它们具有高驱动能力和高增益，这会使他们比常规的触发器更快的进入稳定状态。

3. 在一个点而不是多个点上进行跨时钟域处理

   多个点可能造成信号传递错误，导致下游系统出错。一个点，最多是信号延迟不同问题。

以上摘自《verilog高级数字系统设计技术与实例分析》