随笔分类 -  Verilog/VHDL

摘要:MP2编码的协议文件 “IOS1172-3” TITLE PAGE PROVIDED BY ISOCD 11172-3CODING OF MOVING PICTURES AND ASSOCIATED AUDIOFOR DIGITAL STORAGE MEDIA AT UP TO ABOUT 1.5 阅读全文
posted @ 2017-11-12 21:16 .Think 阅读(544) 评论(1) 推荐(0)
摘要:1 复位后的启动地址 1) 复位后,启动地址在or1200_defines.v最后宏定义,atlys板子的目录:orpsocv2\boards\xilinx\atlys\rtl\verilog\include\or1200_defines.v OR1200_BOOT_ADR[31:28] (即最高4 阅读全文
posted @ 2016-11-21 18:43 .Think 阅读(1549) 评论(0) 推荐(0)
摘要:差分引脚标号说明: 'L' 代表该引脚属于差分引脚 'xx' 两位整型数,在每一 bank 的独特标记 'y' 表示正向 还是 反向,同时要注意输入输出方向 ‘#’ 0~3,代表 bank0~bank3 查阅原理图文件 Basys2_sch,部分差分IO口如下图标记 : DS312-datashee 阅读全文
posted @ 2016-05-17 18:02 .Think 阅读(512) 评论(0) 推荐(0)
摘要:1 YUV2RGB的模块如下: 1 module yuv2rgb( 2 clk, //时钟输入 3 rstn, //复位输入,低电平复位 4 5 y_in, //变换前Y分量输出 6 cb_in, //变换前Cb分量输出 7 cr_in, //变换前Cr分量输出 8 ena_in, //待变换数据使 阅读全文
posted @ 2016-02-28 14:28 .Think 阅读(1797) 评论(1) 推荐(0)