摘要: 在PMIC项目,90bcd,MGMT模块中,有一个开关连接了MGMT和VDD3P3的PAD,前端选择了asy pmos器件,电流会流经该pmos的体端,所以需要将器件的Source和bulk能够body tie,即OD做到连续。ASY NBL 6V DEVICE在poly和source会做lddbl 阅读全文
posted @ 2025-12-22 09:50 胡小辰 阅读(11) 评论(0) 推荐(0)
摘要: hiGetCurrentWindow()可以获取display options菜单栏中的参数值,具体参数名可以打开菜单 help查询对应的参数名称。 阅读全文
posted @ 2025-12-15 16:59 胡小辰 阅读(21) 评论(0) 推荐(0)
摘要: 一:同步高亮 1.sch->layout: 9->F3->layout 2.layout->sch: option->selection...->routing object granularity->net(mark) 阅读全文
posted @ 2025-12-02 10:48 胡小辰 阅读(17) 评论(0) 推荐(0)
摘要: 数模混合的模块,layout需要现将数字的def给到pr。 一:经常会有顶层线net和dig_top内部pin名字不一样的情况,这个时候就需要飞pin。 飞pin flow: 1.在顶层需要xl正确,带net信息的metal到dig_top boundary边缘。 2.创建带prboundary的d 阅读全文
posted @ 2025-12-01 14:38 胡小辰 阅读(23) 评论(0) 推荐(0)
摘要: 当借助于PPI参与连线时,latchup,esd的路径检查可能会出错,需要重新写下rule,否则一些关于pad bt text的错无法正确报错。 阅读全文
posted @ 2025-09-16 16:11 胡小辰 阅读(15) 评论(0) 推荐(0)
摘要: 如何保存,load 默认线宽线距 保存:打开VSR,输入想要的线宽线距,保存在默认路径,取名*.preset。 load:vsrLoadPreset("*") 阅读全文
posted @ 2025-09-12 20:32 胡小辰 阅读(28) 评论(0) 推荐(0)
摘要: 记录一下clk芯片心得和载的跟头把。 1.接到模块后,需要问清楚前端电源地的功耗,以及是否需要强连接。 2.和pmic芯片不同,有时会用到M1走短距离线。在做ibias_unit模块时,一些竖向连线会比较在意和周围线的couple,所以会特地交错用M1~M3连线降低同层金属并行线。 3.由于进项目较 阅读全文
posted @ 2025-05-07 15:37 胡小辰 阅读(9) 评论(0) 推荐(0)