文章分类 -  VerilogSystem

摘要:这些都是循环语句,根本上的不同在于begin-end语句块中执行了多少次循环: 从时间上看,在Verilog-2001中支持forever, repeat, while和for循环语句,do-while结构则是在SystemVerilog中引入的。 具体区别如下: forever :forever 阅读全文
posted @ 2022-02-13 12:05 bsqhades 阅读(54) 评论(0) 推荐(0)