2021年6月6日

verilog入门经验（一） always块使用
摘要： 1. 信号的产生及always块使用注意事项 1.1 不要在不同的always块内为同一个变量赋值。即某个信号出现在<=或=左边时，只能在一个always块内。（详细解释见 Verilog HDL与数字电路设计 P38） 所以注意，在产生一个信号时，所有产生该信号的条件都应放在一个always块内考 阅读全文
posted @ 2021-06-06 22:12 lydstory 阅读(3017) 评论(0) 推荐(0)

导航