Step1.需要将设计进行综合,综合完之后在左侧栏选择open synthesized Design;

Step2.在tcl console中输入write_edif   /path/xx.edif 

posted on 2017-04-08 17:12  death_note  阅读(4102)  评论(0)    收藏  举报