2022年11月30日
数字逻辑实验 9 FPGA数字钟(Verilog)
摘要： 目录 实验 9 FPGA数字钟 实验分析： 实现思路： 硬件支持： 硬件描述语言代码编写： 1 顶层模块 2 时钟分频，(正/倒)计时器模块 3 输入处理模块in_out.v 5 24小时时钟，计时，秒表模块 6 闹钟 7 时间设置 实验 9 FPGA数字钟 📌请使用SystemVerilog/V 阅读全文
posted @ 2022-11-30 16:49 huazai666 阅读(1726) 评论(0) 推荐(3)