摘要：一、基本时序路径1.FPGA内部来说，常见的基本时序路径（即静态时序分析对象）有以下四类：(1)内部寄存器之间的时序路径，即reg2reg(2)输入引脚到内部寄存器的时序路径，即pin2reg(3)内部寄存器到到输引脚的时序路径，即reg2pin(4)输入引脚到输出引脚的时序路径，即pin2pin其... 阅读全文

摘要：一. 约束的基本介绍1.约束的分类.时序约束：主要用于规范设计的时序行为，表达设计者期望满足的时序条指导综合和布局布线阶段的优化算法等。区域与位置约束：主要用于指定芯片I/O引脚位置以及指导实现工具在芯特定的物理区域进行布局布线。其他约束：泛指目标芯片型号、接口位置，电气特性等约束属性。2.时序约束... 阅读全文