随笔分类 -  重拾Verilog

摘要：一、Moore有限状态机中，电路的输出取决于机器的状态而与其输入无关。 1 module MooreFSM(sel, clk, z_out); 2 input sel, clk; 3 output z_out; 4 reg z_out; 5 6 parameter S0 = 0, S1 = 1, S 阅读全文

摘要： 阅读全文

摘要：一、verilog语法，可否综合总体有以下区分： （1）所有综合工具都支持的结构：always，assign，begin，end，case，wire，tri，supply0，supply1，reg，integer，default，for，function，and，nand，or，nor，xor，xn 阅读全文

摘要：很多人在学习verilog的时候，总是搞不懂阻塞赋值与非阻塞赋值。其实两者区分比较简单。 阻塞赋值就和高级语言（如C、java）中的赋值一样，写法也一样，都是直接用“=”。在语句块中，都是上一条语句执行完毕后，再执行下一条语句。也就是说，如果语句A执行依赖语句B执行的结果，在语句B执行完之前，语句A 阅读全文