2020年7月21日
详解FPGA实现8b10b编码原理（含VHDL及verilog源码）
摘要： 首发自https://hifpga.com/%E9%97%AE%E9%A2%98/37599 为什么要推出8b/10b编码？8b/10b最常见的是应用于光纤通讯和LVDS信号的。由于光模块光模块只能发送亮或者不亮，也就是0或者1这两种状态这种单极性码，那么这会存在一个问题，如果传输中出现较长的连0或 阅读全文
posted @ 2020-07-21 07:20 shawn2018 阅读(2246) 评论(0) 推荐(0)
2018年4月7日
使用LATTICE的XO3器件进行调试时，reveal报错"Falied to link signal"怎么解决？
摘要： 具体错误信息如下： Failed to link segnal ‘…’: trace promoted but not in database ‘…’Core Linker Failed.Done: error code 1 具体错误信息如下： Failed to link segnal ‘…’: 阅读全文
posted @ 2018-04-07 18:04 shawn2018 阅读(553) 评论(0) 推荐(0)
在Lattice CrossLink 器件中使用嵌入式逻辑分析仪Reveal方法
摘要： 原文： 《Reveal in Crosslink》作者： Srikanth Chekoti 大纲 Reveal概述 Crosslink中的Reveal 怎样在Crosslink中使用Reveal 测试DEMO Reveal 什么是Reveal? FPGA的片上调试工具 所有逻辑容量大于1200 LU 阅读全文
posted @ 2018-04-07 18:02 shawn2018 阅读(741) 评论(0) 推荐(0)