2015年2月13日
$stop and $finish in verilog
摘要： $stop - Pauses the simulation, so you can resume it by using fg command in linux. In this case lincense will not be released and process also is not k... 阅读全文
posted @ 2015-02-13 14:59 hfyfpga 阅读(3216) 评论(1) 推荐(0)
2015年2月12日
what is delta simulation time
摘要： In digital logic simulation, a delta cycles are evaluation of expressions, followed by value updates, causing more evaluations, and more value updates... 阅读全文
posted @ 2015-02-12 10:46 hfyfpga 阅读(1232) 评论(0) 推荐(0)
how to forget about delta cycles for RTL design
摘要： A delta cycle is a VHDL construct used to makeVHDL, a concurrent language, executable on asequential computer.For RTL design, you can adopt some simpl... 阅读全文
posted @ 2015-02-12 10:41 hfyfpga 阅读(253) 评论(0) 推荐(0)
Verilog Tips and Interview Questions
摘要： Verilog Interiew Quetions Collection :What is the difference between $display and $monitor and $write and $strobe?What is the difference between code-... 阅读全文
posted @ 2015-02-12 09:30 hfyfpga 阅读(1239) 评论(0) 推荐(0)
delta simulation time[(delta cycle), (delta delay)]
摘要： "Delta cycles are an HDL concept used to order events that occur in zero physical time."sigasi.comTaking the definition for Sigasi, what VHDL calls de... 阅读全文
posted @ 2015-02-12 09:23 hfyfpga 阅读(1853) 评论(0) 推荐(0)
2015年2月11日
Verilog HDL常用的行为仿真描述语句
摘要： 一、循环语句1、forever语句forever语句必须写在initial模块中，主要用于产生周期性波形。2、利用for、while循环语句完成遍历for、while语句常用于完成遍历测试。当设计代码包含了多个工作模式，那么就需要对各个模式都进行遍历测试。其典型的应用模板如下：[c-sharp]vi... 阅读全文
posted @ 2015-02-11 14:34 hfyfpga 阅读(3840) 评论(0) 推荐(0)
在ModelSim波形图中以参数名显示变量
摘要： 在ModelSim波形图中以参数名显示变量在使用Verilog HDL编写有限状态机等逻辑的时候，状态机的各个状态通常以参数表示，但当使用ModelSim仿真的时候，状态机变量在wave窗口中以二进制编码的形式显示，例如：4’h0、4’h1等。这种显示形式不是很直观，但我们可以使用ModelSim提... 阅读全文
posted @ 2015-02-11 08:30 hfyfpga 阅读(1994) 评论(0) 推荐(0)
Modelsim覆盖率
摘要： 步骤：1.compile选项 => compile options Covrage setting （或者可以点击选中文件，编辑properties,在coverage中选择要实现的覆盖选项）2.对所设计文件进行编译3.最关键的一步，仿真，选择simulate，选中文件，一定要在others选项中选... 阅读全文
posted @ 2015-02-11 08:27 hfyfpga 阅读(1781) 评论(0) 推荐(0)
2015年2月10日
ASIC 前端功能验证等级与对应年薪划分[个人意见] (2011-07-04 15:33:35
摘要： 下面的讨论转载自eetop，我选取了一些有意义的讨论，加了我的评注。楼主zhhzhuawei认为=====================================对于ASIC的前端功能验证(不含SOC的IP集成验证)：1. 只会在别人搭建的环境上跑跑用例。年薪<8W2. 若还会在别人搭建的环... 阅读全文
posted @ 2015-02-10 17:27 hfyfpga 阅读(592) 评论(0) 推荐(0)
关于Modelsim仿真速度的优化
摘要： 如果在不需要波形，只需要快速知道结果的情况下，可以用优化选项。这适用于做大量case的仿真阶段。因为这一阶段多数case都是通过的，只需要快速确认即可，然后把没通过的case拿出来做全波形的仿真调试。根据“Quick Reference Guide for Increasing Performanc... 阅读全文
posted @ 2015-02-10 17:20 hfyfpga 阅读(1460) 评论(0) 推荐(0)