摘要：
 阅读全文
posted @ 2022-06-08 14:50
JsDakey
阅读(51)
评论(0)
推荐(0)
摘要：
题目：设计一个四位双向端口模块 module BI4B(CTRL,DIN,Q,DOUT) input CTRL;//数据方向控制位，0时Q作输入，1时Q作输出 input [3:0]DIN; inout [3:0]Q output [3:0]DOUT; reg [3:0]DOUT,Q; always 阅读全文
posted @ 2022-06-08 14:31
JsDakey
阅读(102)
评论(0)
推荐(1)
摘要：
题目：设计加减可控的16bit计数器 module ADD_SUB_LOAD(CLK,RST,ADD_EN,SUB_EN,LOAD,DATA,CQ,COUT); input clk;//时钟信号 input RST;//复位信号 input ADD_EN;//加法标志位 input SUB_EN;/ 阅读全文
posted @ 2022-06-08 14:14
JsDakey
阅读(76)
评论(0)
推荐(0)
摘要：
1.题目：根据RTL图给出HDL描述 DFF的引脚功能： PRE与CLR均为异步控制信号；PRE置高，DFF输出为1；CLR置高，DFF输出为0； 分析：信号优先级为 \(CLR>PRE\);当ENA为1时，时钟启动,CLR为0时，模块清零，PRE为1时，模块置1;ENA为时钟控制信号， modul 阅读全文
posted @ 2022-06-08 12:53
JsDakey
阅读(207)
评论(0)
推荐(0)
浙公网安备 33010602011771号