第一章问答

问答_记关键词

Q1：EDA 技术与ASIC 设计和FPGA 开发有什么关系？EDA技术进行电子系统设计的最后目标是什么？

A1:1.利用EDA技术进行电子系统设计的最后目标是完成专用集成电路ASIC 的设计和实现;2.FPGA和CPLD是实现这一途径的主流器件；3.FPGA和CPLD的应用是对EDA技术的诠释；4.最后目标是完成ASIC（专用集成电路）或PCB（印制电路板）的设计和实现。

Q2:FPGA在ASIC设计中有什么用途？

A2:FPGA是实现ASIC 设计的现场可编程器件。

Q3：与软件描述语言相比， Verilog 有什么特点?

A3：1.软件描述语言所出代码仅限于某种CPU而不能移植，不能改变CPU的硬件结构；2.Verilog设计程序功能描述的电路结构，不依赖于任何特定硬件环境， 具有相对独立性；3.综合器在将Verilog表达的电路功能转化成具体的电路结构网表过程中，具有明显的能动性和创造性

Q4:什么是综合?有哪些类型?综合在电子设计自动化中的地位是 什么

A4:

1.综合：将用行为和功能层次表达（高层次）的电子系统转换为低层次的便于具体实现的模块组合装配（门级电路）的过程；

2.类型：自然语言\(\rightarrow\)VHDL，自然语言综合；算法\(\rightarrow\)RTL，行为综合；RTL\(\rightarrow\)逻辑门，逻辑综合；逻辑门\(\rightarrow\)ASIC设计/配置网表文件，版图综合

3.地位：核心地位

Q5：在现代EDA 技术中，普遍的设计方法是什么?有什么意义

A5：自顶向下的设计方法是现代EDA技术的普遍设计方法；是一种在各设计环节逐步求精的过程。

Q6： IP在EDA 技术的应用和发展中的意义是什么?

A6：IP 核具有规范的接口协议，良好的可移植与可测试性，为 系统开发提供了可靠的保证。

Q7： 叙述EDA 的FPGA/CPLD 设计流程

A7：1.设计输入；2.综合；3.适配；4.时序仿真；5.编程下载；6.硬件测试

Q8： 什么是HDL-RTL级建模？什么时序仿真？什么是适配器？

A8：HDL-RTL级建模：用能被综合器综合成实际电路的HDL语言描述电路行为

时序仿真：仿真文件包含了器件硬件特性参数，是接近器件运行特性的仿真，仿真精度高

适配器：完成综合器输出电路在目标期间上的布局、布线，生成编程可下载文件。

背了就有分！！