计算机基本硬件系统

计算机组成:

(运算器，控制器)->中央处理单元 ; 存储器 ; 输入设备; 输出设备;

CPU的功能:

控制器-(程序控制; 操作控制; 时间控制;)
运算器-数据处理;

运算器组成成分:

算术逻辑单元(ALU);

处理数据，算术运算，逻辑运算

累加寄存器(AC);

为ALU提供一个工作区;将进行运算的结果放在累加器中;

数据缓冲寄存器(DR);

作为CPU和内存，外部设备之间数据的中转站;

状态条件寄存器(PSW);

保存算术指令和逻辑指令运行和测试的结果建立的各种条件码内容，主要分为状态标志和控制标志;

控制器组成:

指令寄存器(IR)

在CPU执行一条指令时,先把它从内存存储器取到缓冲寄存器,再送入IR暂存，指令译码器根据IR的内容产生操作;

程序计数器(PC)

又称为指令计数器，用于跟踪指令地址的寄存器
寄存信息和计数

地址寄存器(AR)

AR保存当前CPU所访问的内存单元地址

指令译码器(ID)

指令包含操作码和地址码两部分,对操作码进行分析，识别指令规定的操作，向操作控制器发出具体控制信号，完成所需功能;

通用寄存器(透明)

原文链接：https://blog.csdn.net/2301_76270413/article/details/133202261

程序计数器（PC）——>地址寄存器（AR）——>缓冲寄存器（DR、运算器组成）——>指令寄存器（IR）——>指令译码器（ID）——>地址寄存器（AR）

完整流程示例

假设当前PC值为 1000，内存地址 1000 处存储的指令为 LOAD R1, 2000（将内存地址 2000 处的数据加载到寄存器R1）：

PC → AR：
- PC将地址 1000 送到AR。
AR → DR：
- AR将地址 1000 送到地址总线，内存将指令 LOAD R1, 2000 送到DR。
DR → IR：
- 指令 LOAD R1, 2000 从DR传输到IR。
IR → ID：
- 指令译码器解析指令，确定操作码为 LOAD，操作数为 R1 和 2000。
ID → AR：
- 指令译码器将操作数地址 2000 送到AR。
AR → DR：
- AR将地址 2000 送到地址总线，内存将地址 2000 处的数据送到DR。
DR → R1：
- 数据从DR传输到寄存器R1。

总结

PC：存储下一条指令的地址。
AR：临时存储要访问的内存地址（指令地址或数据地址）。
DR：暂时存储从内存中读取的指令或数据。
IR：存储当前正在执行的指令。
ID：解析指令，生成控制信号。

通过以上步骤，CPU能够完成指令的取指、译码、执行和访存操作。

现代处理器的常见设计

在现代处理器中，取指后立即加1是更常见的设计，尤其是在采用流水线技术的处理器中。这种设计可以提高指令执行的效率，因为取指阶段完成后，PC可以立即指向下一条指令，为流水线的下一阶段做好准备。

指令执行流程：

取指令：程序计数器（PC）指向下一条要执行的指令地址，CPU从内存中读取该地址的指令，并将其存储在缓冲寄存器（DR）中，然后传输到指令寄存器（IR）。
译码：指令译码器（ID）对指令寄存器（IR）中的指令进行解码，确定操作码和操作数。
执行：根据译码结果，CPU可能会从内存中读取操作数（通过地址寄存器AR），并将数据存储在缓冲寄存器（DR）中，然后由运算器（ALU）执行相应的计算或逻辑操作。
写回：如果指令需要将结果写回内存或寄存器，CPU会将结果存储在相应的位置。

指令执行过程总结

取指：从内存中取出指令。
译码：解析指令，确定操作类型和操作数。
执行：执行指令（计算、跳转等）。
访存：访问内存（如果需要）。
写回：将结果写回寄存器或内存。

示例：一条加法指令的执行过程

假设指令为 ADD R1, R2, R3（将R2和R3的值相加，结果存入R1）：

取指：
- PC指向指令地址，从内存中取出 ADD 指令，放入IR。
译码：
- 译码器解析出操作码为 ADD，操作数为 R1, R2, R3。
执行：
- ALU从寄存器R2和R3中读取数据，执行加法运算。
访存：
- 无需访问内存。
写回：
- 将加法结果写回寄存器R1。

posted @ 2025-03-23 19:31 deyang 阅读(176) 评论(0) 收藏举报

刷新页面返回顶部

计算机基本硬件系统