韩若明瞳

摘要： 以下图示为使用fpga接收端接收到对方发送过来的一个ARP数据请求包 当我构建完发送的数据包的时候, 以太网层的CRC也叫FCS校验,该如何计算呢 这是构建发送出去的数据: 阅读全文

摘要： 测试ssd带宽 写盘操作: sudo dd if=/dev/zero of=./test1.dat bs=8k count=70000000 conv=fdatasync ps查看对应线程ID, 然后 使用命令 kill -10 ID 即可 查看磁盘温度: sudo smartctl --all / 阅读全文

摘要： ssd 写盘出现的问题 不管是分布式存储,还是单盘存储,还是裸盘IO去写盘, 都会出现以下问题, 这里测试使用的是 SSD 固态盘 在写盘过程中, 单个文件写的越大, 随着时间带宽会降低 了解到盘内部存储机制 SLC MLC 和 TLC 摘自: https://www.crucial.cn/arti 阅读全文

摘要： verilog DMIO 读写 phy芯片 phy_test `timescale 1ns / 1ps /** main code 对 FPGA 读写 PHY(YT8511 芯片)芯片 通过 MDIO 对以太网PHY芯片的配置读取和设置 一、phy 地址 1. phy构成 YT8511 PHY 地址 阅读全文

摘要： 抄的: https://zhuanlan.zhihu.com/p/431143109 一段式状态机 特点: 最主要的特征是只有一个always块。在这个always块内既描述状态转移，又含有组合逻辑输入/输出，当前状态用寄存器输出；在这种状态机的写法中，组合逻辑电路和时序逻辑电路都在一起，没有分开； 阅读全文

摘要： 发送一串字符, rx收到波形图如下 由上图可知, 串口接收rx线一直处于拉高状态, 起始一直处于高电平 搞懂波特率 搞懂串口,首先他不依靠时钟传输数据, 通过双方约束好的波特率, 计算发送一个 bit 的数据所花费的时间 通过下图所示可以查看出串口发送一个 bit 所需要 434 个时钟周期, 已知 阅读全文

摘要： 管理员运行 power-shell 查看安装ssh服务是否安装 Get-WindowsCapability -Online | Where-Object Name -like 'OpenSSH*' 安装ssh-server Add-WindowsCapability -Online -Name Op 阅读全文

摘要： fpga 国产和进口厂家 https://zhuanlan.zhihu.com/p/265486665 基础知识点 软件应用: 每个功能模块都是由n个小的模块完成的 扇出: 调用模块的个数, 调用的模块越多,则说明复杂度越高 扇入: 模块被调用的次数, 而每个模块被调用的次数越高,则表示复用度越高 阅读全文

摘要： 底层协议速率对比 | 协议 | 最高速率 | 全双工 | 排线数 | 理想传输距离 | | -- | | | | | | IIC | 488KB/s(4MHz) | 非 | 双线 | 15m | | SPI | 5.9MB/s(50MHz)| 是 | 四线 | 1200m | | UART | 波特 阅读全文

摘要： 常规操作 https://blog.csdn.net/gracioushe/article/details/5915900 fmt = '!HBffffH' rbuf = struct.unpack(fmt, udp_data) #udp_data 网络字节流 注1.q和Q只在机器支持64位操作系统 阅读全文