实验2 基于加法器的设计
摘要：
实验2 基于加法器的设计 设计7段数码管的驱动电路,4位输入,7段输出,使数码管能显示16进制的16个字符,注意DE10-Lite的数码管是共阳连接. 直接用case语句写出查找表.代码如下: module seg7(data_in,data_out); input [3:0]data_in; ou 阅读全文
posted @ 2022-06-17 11:10 yf.x 阅读(261) 评论(0) 推荐(0)
实验1 在MAX10 FPGA上实现组合逻辑
摘要：
实验1 在MAX10 FPGA上实现组合逻辑 实验前的准备工作:参照讲义步骤安装Quartus,Modelsim和System Builder。阅读材料：1）推荐的文件组织形式；2）Verilog 1：概述和Verilog 2：重点是assign语句。 参考资源：友晶网站上的关于DE10-Lite实 阅读全文
posted @ 2022-06-17 08:55 yf.x 阅读(526) 评论(0) 推荐(0)
用反函数来验证模块功能
摘要：
用反函数来验证模块功能 通常编写testbench观察仿真波形的方法,对于简单直观的电路功能验证来说很方便,但当电路输出比较复杂时,就比较无趣.这里以七段数码管的译码电路为例,编写了一个发函数功能的模块来验证其功能.所谓反函数就是把设计模块的输入输出端颠倒一下,衔接在设计模块后面,然后验证输入和输出 阅读全文
posted @ 2022-06-06 20:19 yf.x 阅读(128) 评论(0) 推荐(0)
DE10-Lite加速度计使用教程
摘要：
DE10-Lite加速度计使用教程 1. 概述 DE10-Lite实验板上有一片5轴加速度计芯片ADXL345（通常称为G-sensor）。它可以用来测量板子的倾斜角度。本文讲述如何以50次/秒的速度读取其X轴和Y轴的数据。 在使用SystemBuilder建立工程时，勾选Accelerometer 阅读全文
posted @ 2022-05-31 15:32 yf.x 阅读(827) 评论(0) 推荐(0)
M9K内存使用教程
摘要：
M9K内存使用教程 M9K内存是Altera内嵌的高密度存储阵列.现代的FPGA基本都包含类似的不同大小的内存. M9K的每个块有8192位(包含校验位实际是9216位).配置灵活.详细了解M9K可参考其讲义或MAX10 FPGA的文档. 如何在Quartus里使用M9K 通过以下步骤可以初始化M9 阅读全文
posted @ 2022-05-30 20:03 yf.x 阅读(1479) 评论(0) 推荐(0)
使用组合逻辑电路驱动VGA显示器
摘要：
使用组合逻辑电路驱动VGA显示器 1. 概述 本文讲述一种不使用缓冲存储器驱动VGA显示的简单方法.其中,VGA分辨率采用DE10-Lite建议使用的640X480.像素的时钟25MHz,刷新率59.5帧/秒. 在DE10-Lite实验板上,VGA接口使用4位数值表示色彩.全0表示不亮,全1表示亮度 阅读全文
posted @ 2022-05-30 16:43 yf.x 阅读(386) 评论(0) 推荐(0)
DE10-Lite锁相环使用教程
摘要：
DE10-Lite锁相环使用教程 目标:本文讲述如何在Quartus里设置和例化一个锁相环. 引言 锁相环(PLL)是一种闭环频率控制电路，用于比较压控振荡器的输入信号和输出信号之间的相位差. 负反馈回路迫使锁相环的输出信号与输入信号同相。 几乎所有的FPGA都含有用于时钟产生和分配的片内锁相环.锁 阅读全文
posted @ 2022-05-26 20:38 yf.x 阅读(795) 评论(0) 推荐(0)
FPGA最大工作频率教程
摘要：
FPGA最大工作频率教程 1. Quartus的时序分析 作为编译过程的一部分，Quartus对布局布线的电路做时序分析。在编译报告里，展开“Timing Analyzer”,这里有几种不同模型的时序分析结果。我们参考最慢的一种模型：Slow 1200mV 85C Model。展开这个模型，选择Fm 阅读全文
posted @ 2022-05-25 20:05 yf.x 阅读(2276) 评论(0) 推荐(0)
DE10-Lite输入/出高/低电平说明
摘要：
DE10-Lite输入/出高/低电平说明 DE10-Lite实验板上有一些设备可以输入/出高/低电平,说明如下: HEX 7-segment LED displays (active low)共阳极 On — "0" Off — "1" LEDR LED displays (active high) 阅读全文
posted @ 2022-05-25 16:46 yf.x 阅读(274) 评论(0) 推荐(0)
构建和调试电路的技巧
摘要：
构建和调试电路的技巧 构建电路的技巧 要使电路能够工作的最快的方式就是深思熟虑,拿起纸笔,画波形,考虑测试用例,各种模式.甚至在设计输入到电脑之前就非常确定电路的每一部分是如何工作的.这样,就可以掌控全局,做的又快又好. 若有可能,尽量分模块检查电路的功能,构建子电路,先测试再级联. 实验需要花大量 阅读全文
posted @ 2022-05-25 16:16 yf.x 阅读(139) 评论(0) 推荐(0)
Modelsim使用指南
摘要：
Modelsim使用指南 本文讲述Modelsim的使用步骤. 添加一个测试文件,比如modulename.v。 编辑这个Verilog模块。 为了方便讲述，顶层模块名命名为“top”。 Modelsim的参考文档可从：Help > PDF Documentation >选择下载。 1． 设置 如同 阅读全文
posted @ 2022-05-25 11:25 yf.x 阅读(988) 评论(0) 推荐(0)
深入浅出玩转fPGA-读书笔记
摘要：
笔记1 关于异步复位同步释放的理解 先看代码： 其中有两个always语句，把2个触发器叠加，当按下复位信号rst_n是，两个触发器都复位（清零）。当rst_n释放时，重点就来了，rst_n释放的时刻可能在时钟信号的上升沿之前，之中或之后，这里，关键就是rst_n从0变到1时，若clk上升沿的建立时 阅读全文
posted @ 2022-04-25 11:28 yf.x 阅读(165) 评论(0) 推荐(0)
电路学习笔记005—电阻等效、电源等效
摘要：
电路学习笔记005—电阻等效、电源等效 深刻理解等效变换的概念和熟练运用等效变换的方法化简电路是本章的重点。实际电压源的模型是理想电压源与电阻的串联组合，实际电流源的模型是理想电流源与电阻（电导）的并联组合。实际电源两种模型可以等效变换，应用实际电源两种模型的等效变换方法来化简电路也是本章的重点。含 阅读全文
posted @ 2022-01-05 15:43 yf.x 阅读(861) 评论(0) 推荐(0)
电路笔记03—kcl、kvl，独立源，受控源
摘要：
电路笔记03—kcl、kvl，独立源，受控源 听起来简单，做起来需要思考。所以做作业，思考很有 必要。电路的功率守恒，4种受控源，用两类约束列方程。电路分析力最难的一部分，怎么把一个量用其它量表示，后续的2，3，4章将会介绍3种重要的分析方法，都是为了减少电路方程数目。只有学好后续的这3章，才会变得 阅读全文
posted @ 2021-12-24 12:07 yf.x 阅读(1010) 评论(0) 推荐(0)
电路笔记002—基尔霍夫定律
摘要：
电路笔记002—基尔霍夫定律 基尔霍夫是德国地； 基尔霍夫是18岁左右发现的基尔霍夫定律； 基尔霍夫定律是实验观察得到的，适用于低频电路。 分析方法，标注参考方向，列方程，其中独立方程数分别跟支路或网孔数量有关。 阅读全文
posted @ 2021-12-22 22:31 yf.x 阅读(542) 评论(0) 推荐(0)
#我上了个假大学之电路#001 绪论，模型，定律
摘要：
#我上了个假大学之电路#001 绪论，模型，定律 机缘巧合下，在B站看到华北电力大学的梁贵书老师的电路课视频，深以为然，#我上了个假大学#，本着缺啥就补啥的原则，把电路再学一遍，虽然，现在电路似乎已经沦落到非主流的地步，难道遇到不是滚ppt的讲述方式，还是挺值得好好看，好好学，教材是邱关源的电路第5 阅读全文
posted @ 2021-12-22 12:36 yf.x 阅读(301) 评论(0) 推荐(0)
第10讲 元件的替换与更新
摘要：
第10讲 元件的替换与更新 1、replace cache用法 批量替换某一元件。可改变库的连接关系，选择不同的库，或是修改元件的属性。 2、update cache用法 类似replace，同样可以把元件库中元件属性修改带入到原理图中。 3、replace cache与pdate cache区别 阅读全文
posted @ 2021-12-14 16:55 yf.x 阅读(369) 评论(0) 推荐(0)
第9讲 搜索操作使用技巧
摘要：
第9讲 搜索操作使用技巧 1、搜索特定part 2、搜索特定net 3、搜索特定power 4、搜索特定flat nets 在画PCB的过程中，会经常返回查看原理图的连接，根据需要，选择Scope，用好Find功能。 阅读全文
posted @ 2021-12-14 15:14 yf.x 阅读(174) 评论(0) 推荐(0)
第8讲 browse命令的使用技巧
摘要：
第8讲 browse命令的使用技巧 1、浏览所有parts，使用技巧 选中工程文件*.dsn/Edit/Browse/Parts.列出工程中用到的所有元件，方便在画完原理图后，查看哪些元件没有编号或数值。在画原理图时，很可能会遗漏某些元件的属性编辑，在这里可以浏览，修改。用Tools/Annotat 阅读全文
posted @ 2021-12-14 14:36 yf.x 阅读(473) 评论(0) 推荐(0)
浙公网安备 33010602011771号