第一周（频率计和DDS函数信号发）

 

 

借鉴资料：Verilog HDL与FPGA数字系统设计，野火文档

一，频率计

1，功能要求

　　设计一个简易频率计。要求

　　1）能够测试 10Hz~9999kHz脉冲信号（幅度为3~5V）的频率。

　　2）以4位数字显示被测信号的频率，单位为kHz。

　　3）系统有复位按键和量程选择开关。

　　4）用DE10开发板实现设计。用板上50MHz晶振源CLOCK_50作为时钟，用共阳极数码管HEX3~HEX0显示频率，千位，百位，十位的小数点分别用LEDR9~LEDR7表示。使用拨动开关SW1~SW0作为量程选择，用按键KEY3作为复为输入。

2，设计分析

　　数字频率计是能够测量和显示信号频率的电路，简单来说就是每秒的周期数。低频时间长精度高，高频短时间不会超过计数器上限。当计数器一定时，采样时间越短，测量频率上限越高。

　　使用显示寄存器的好处是使显示的数据稳定，若不加寄存器显示器上的数字会随计数器的值而变化，不便于读数。

　　电路工作时一共有三个状态：清零，计数和锁存。

3，逻辑设计

　　一共分三个子模块：1）定时和控制模块设计（分频器，选择器，时序脉冲产生器） 2）BCD计数器模块设计（通用二进制计数器和4位BCD码计数器），3）锁存，译码和显示模块设计

二，DDS函数信号发生器

1，功能要求

　　设计制作一个波形发生器。要求：

　　1）利用DDS技术合成正弦波和方波。

　　2）输出信号的频率范围为 10Hz~5MHz，最小频率分辨率小于1KHz

 （未完成）

三，学习的零散知识（平时学习和看到感兴趣的文章）

卷积神经网络(CNN)　　文章出处 浅析深度学习中BatchNorm - 知乎 (zhihu.com)

深度学习中的BatchNorm　　文章出处 卷积神经网络（CNN）详解 - 知乎 (zhihu.com)

四、解决问题（由于时间跨度大，有些问题没有及时记录）

　　由于更新系统时没更完就关闭了电脑导致网络驱动丢失，从而连不上网。解决方式去找了客服根据客服的方法进行修复，说白了就是恢复上一次更新时候。

　　具体操作：关闭电脑后按一下电源键，后连击F12后进入一个界面进入support assist OS recovery根据指数进行恢复