片内互联架构
最近一直想理顺这个主题，毕竟在FPGA的设计中，无论是用硬核还是软件，不可避免要用到IP互联架构。
先打个头，列个小表：
1. Avalon（ Fabric Switch ）Altera FPGA专用，用于NIOS、和NIOS2处理器与外设互联，协议简单，易于学习和使用。
新版Specification中定义了六种接口，分别是：Memory-Mapped Master & Slave、
Memory-Mapped Tristate Master & Slave、Clock Interface、Interrupt Interface、
Streaming Interface和Conduit。
2. PLB（OPB、FSL） IBM开发用于SOC、SOPC片内互联，Xilinx FPGA用于PowerPC硬核和MicroBlaze软核与外围IP互联。
3. Wishbone 现在由OpenCores组织负责维护，用于一些开源IP互联，典型的处理是OpenRisc。另外，值得一提的是Altium中无论是Nios2
MicroBlaze、PowerPC还是其他软核，其外设都是以Wishbone互联。用Altium开发FPGA板级系统的朋友或许可以用得到Wishbone的知识。
4. AMBA ARM公司开发的，现在是AMBA3.0了。是与PLB一个级别的IC片内总线架构。
后续会对这些总线结构作一系列的介绍，并以实例的形式探讨这些总线架构的study、coding、simulation、synthesis及verify等。
