写进去和读出数据不一致，DDR内的数也不一样
摘要：
数据位宽是64bit，一次突发写，A、B、C、D，读突发读出是B、B、D、D，在SDK中看Memory发现该地址只有B、D共64bit*2的数 现象十分诡异，因为直接抓AXI接口是正常写了的，一开始怀疑是板子问题，从7z020换成7z100现象相同 后来突然怀疑是不是AXI的边带信号不对引起的，一看 阅读全文
posted @ 2025-05-23 15:09 akaya12 阅读(178) 评论(0) 推荐(0)
浙公网安备 33010602011771号