摘要: 实验目的 调用Vivado DDR4 SDRAM (MIG) IP核,基于官方example design,通过操作User Interface (UI)端接口,实现简单的DDR4读写。 实验设计 采用状态机控制,分为6个状态,顺次切换: IDLE 空/初始状态 WR0 向DDR4的20个地址(间隔 阅读全文
posted @ 2024-01-26 17:16 George2024 阅读(4548) 评论(0) 推荐(1)