CPMbus FSM Verilog RTL 课题(一)
摘要:
现在在做一个技术的检讨,用FPGA(Altera Cyclone 4E)来实现公司的CPMbus总线现在在编写FSM的RTL代码,发现了下面的问题: 1 //////////////////////////////////////////////////////////////// 2 ////... 阅读全文
posted @ 2014-12-10 15:43 gadfly0217 阅读(279) 评论(0) 推荐(0)
浙公网安备 33010602011771号