摘要： 学习目标 理解任务和函数之间的区别 理解定义任务所需的条件，学会任务的声明和调用 理解定义函数所需的条件，学会函数的声明和调用 1.任务与函数的区别 函数能调用另一个函数，但不能调用另一个任务 函数总是在仿真时刻0就开始执行 函数一定不能包含任何延迟、事件或者时序控制 声明语句 函数至少有一个输入变 阅读全文

摘要： 学习目标 讲述连续赋值语句（assign）、对于连续赋值语句的限制以及隐式连续赋值语句 解释赋值延迟、隐式赋值延迟以及用于连续赋值语句的线网声明延迟 定义表达式、操作符合操作数 列表解释所有类型的操作符（算术、逻辑、关系、等价、按位、缩减、移位、拼接和条件等） 使用数据流结构对实际的数字电路建模 1 阅读全文

摘要： 学习目标 学习Verilog提供的门级原语 理解门的实例引用、门的符号以及and/or，buf/not类型的门的真值表 学习如何根据电路的罗技图来生成Verilog描述 讲述门级设计中的上升、下降和关断延迟 解释门级设计中的最小、最大和典型延迟 1.门的类型 1.1与门（and）和或门（or） 具有 阅读全文

摘要： 学习目标 1.说明Verilog模块定义中各个组成部分。 2。理解如何定义模块的端口列表以及在Verilog中如何声明 3.讲述模块实例的端口连接规则 4.理解如何通过有序列表和名字将端口与外部信号相连 5.解释对Verilog标识符的层次引用 1.模块 module模块名， 端口列表，端口声明（如 阅读全文

摘要： 2016.9.2 目标： 1.理解操作符、注释、空白符、数字、字符串、和标识符放入词法约定 2.定义逻辑值集合和数据类型 3.学习使用用于显示和监视信息、暂停和结束仿真的系统任务 4.学习用于宏定义、文件包含的基本编译指令 1词法约定 1.1空白符 由空格（\b）、制表符（\t）和换行符组成 1.2 阅读全文