fukq

摘要： SPI Overview System Architecture: Single-master Multi-slave Serial bus. Address space: no limitation Operation modes: 60 Mbpsmax at 60MHz for conventi 阅读全文

摘要： Ref: https://www.cnblogs.com/xianyuIC/p/17279209.html Introduction APB是最简单的AMBA总线，功耗很低，它多用于低速外围设备和访问寄存器。相比AHB和AXI，有几个很不一样的点： 最快只能背靠背（back to back）传输，至 阅读全文

摘要： ASIC设计全流程： ASIC Back-end Flow Ref：IC入门必备！数字IC中后端设计实现全流程解析（1.3万字长文） Physical Design： Physical design: convert netlist (.v ) into GDSII form(layout form 阅读全文

摘要： 本文参考《GVIM 教程基于明德扬课程》哔哩哔哩_bilibili 1. GVIM三种模式 GVIM 有三个操作模式，分别是命令模式、编辑模式和列操作模式。 默认 GVIM 是命令模式。 在命令模式下，输入 i 进入编辑模式。 在任何模式下，按 Esc 进入命令模式。 在命令模式下，按 ctrl+q 阅读全文

摘要： 工具：Vitis_HLS 2022.2 我尝试用HLS部署一个神经网络时，在HLS Synthesis阶段出现如下信息，且无其他任何报错 ERROR: [HLS 200-1715] Encountered problem during source synthesis 显示综合失败，但仿真是通过的。 阅读全文

摘要： 1. CMOS开关阈值： 开关阈值VM定义为Vin=Vout的点，为使噪声容限最大并得到对称特性，希望Wp>Wn（若Vdd=2.5，则比例为3时，Vm=1.22）；增加PMOS宽度，Vm移向Vdd；增加NMOS宽度，Vm移向GND。这一特性在某些场合可以消除噪声。 2. 如何减小一个门的传播延时（t 阅读全文

摘要： 1. 状态机主要分为两类：Moore型 & Mealy型 Moore状态机：输出仅仅与当前状态有关 Mealy状态机：输出不仅取决于当前状态，还和输入有关 2. 三段式状态机： 第一段：时序逻辑描述current state和next stage的转换 第二段：组合逻辑描述next stage的变化 阅读全文

摘要： 来自：《综合与 Design Compiler》 1. 什么是综合 在满足设计电路的功能、速度及面积等限制条件下，将行为级描述转化为电路网表的过程。 分为三个步骤：转换(translation)、映射(mapping) 与优化(optimization)。 综合工具首先将 HDL 的描述转换成一个与 阅读全文

摘要： 1. Tool是怎么计算Cell dealy & Net delay的？ Cell delay：根据 cell 的输入 transition 和输出 load 通过查表从 library 中得到 cell delay 和输出 transition，在 library 的表头有四个 attribute 阅读全文

摘要： STA目的： 静态时序分析的目的是保证设计中所有的路径，满足内部时序单元对建立时间和保持时间的要求。即无论起点是什么，信号都可以被及时地传递到该路径的终点，并且在电路正常工作所必需的时间段内保持恒定。 STA几个基本概念： 信号到达时间（Arrival Time）：简称AT，表示实际计算得到的信号到 阅读全文